VHDL设计专用串行通信芯片资源-CSDN文库

串行通信芯片

需积分: 13 95 浏览量 2018-03-23 11:56:37 上传评论收藏 187KB PDF 举报

资源推荐

资源详情

资源评论

用 VHDL 设计专用串行通信芯片

作者：成都市电子科技大学通信学院信息所（610054）付晓宇吴诗其

来源：《电子技术应用》

摘要：一种专用串行同步通信芯片（该芯片内部结构和操作方式以 INS8250 为参

考）的 VHDL 设计及 CPLD 实现，着重介绍了用 VHDL 及 CPLD 设计专用通信芯

片的开发流程、实现难点及应注意的问题。

关键词：VHDL FPGA CPLD UART 统计时分复用器

在通信系统中，通信芯片是整个硬件平台的基础，它不仅完成 OSI 物理层中的数据发送

和接收，还能根据传输方式和协议的不同实现不同的数据校验方式及数据组帧格式。

目前，许多厂商都提供通用的串行通信芯片，其传输方式分为同步方式和异步方式。其

中，异步芯片大多与 INTEL 的 8250 芯片兼容；而同步方式，由于一般涉及到所支持的传输协

议（BSC、HDLC、SDLC 等），所以当用户要求应用特定的同步传输协议时，往往需要设计

专用的 SRT（同步收发器）。以前，大多采用通用的逻辑元器件进行设计，这导致了设计和调

试过程冗长、系统稳定性不高，非常不便。如今，随着以 FPGA 和 CPLD 为代表的可编程

ASIC 技术的日趋成熟和完善，用户完全可以根据自己的要求，以 EDA 技术作为开发手段，用

一块 FPGA 或 CPLD 设计出符合自己需要的芯片。本文以开发统计时分复用器中的专用同步收

发芯片为例，介绍整个芯片的开发流程。

1 统计时分复用器系统功能及模块组成

统计时分复用器完成 7 路异步数据和 1 路同步数据的复接工作，其功能框图如图 1 所示，

同步串口传输协议如图 2 所示。由于传输距离较近且路数不多，功能相对简单。出于系统功耗

和成本的考虑，将这个专用的 SRT 和整个接口控制单元集成到一块 CPLD（XC95144）中。

剩余6页未读，继续阅读

内容反馈

ty_gdl

粉丝: 1
资源: 17

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip