目录
Project1 VerilogHDL 完成多周期处理器开发 ...................................................................................4
一、 数据通路结构设计图 .....................................................................................................................4
二、 模块描述..........................................................................................................................................4
（一）pc 模块 ..................................................................................................................................4
（二） npc 模块定义 ......................................................................................................................5
（三） im 模块定义 ........................................................................................................................6
（四） ir 模块定义..........................................................................................................................6
（五） gpr 模块定义.......................................................................................................................7
（六） alu 模块定义 .......................................................................................................................7
（七） ext 模块定义 .......................................................................................................................8
（八） dm 模块定义 .......................................................................................................................9
（九） controller 模块定义 ............................................................................................................9
（十） mux3_1 模块定义 .............................................................................................................10
（十一） mux323_1 模块定义 .....................................................................................................11
（十二） 寄存器模块 ...................................................................................................................11
三、 机器指令描述 ...............................................................................................................................12
四、测试程序..........................................................................................................................................14
五、测试运行结果 .................................................................................................................................15
六、 实验收获总结 ...............................................................................................................................16
Project 3 VerilogHDL 完成 MIPS 微系统开发 (支持设备与中断) ..............................................16
一、总体数据通路结构设计图 .............................................................................................................17
二、 模块描述........................................................................................................................................17
（一）pc 模块 ................................................................................................................................17
（二）npc 模块定义 ......................................................................................................................18
（三）im 模块定义 ........................................................................................................................19
（四） ir 模块定义........................................................................................................................19
（五） GPR 模块定义 ...................................................................................................................19
5星 · 超过95%的资源 192 浏览量
2022-07-10
17:17:00
上传
评论
收藏 299KB DOCX 举报 
寒铗2024-04-29支持这个资源，内容详细，主要是能解决当下的问题，感谢大佬分享~
