### Xilinx ISE与Modelsim联合仿真的详细指南
#### 一、背景介绍
Xilinx ISE (Integrated Software Environment) 是Xilinx公司提供的一款用于FPGA设计开发的集成开发环境。它支持从高层次的设计输入（如VHDL、Verilog等硬件描述语言）到最终编程配置FPGA芯片的所有步骤。Modelsim则是由Mentor Graphics公司开发的一款广泛使用的HDL仿真器，能够对设计进行功能验证。在实际项目开发中，经常会遇到需要在Xilinx ISE中调用Modelsim进行联合仿真的需求。
#### 二、准备工作
- **操作系统**: Windows 7 64位
- **软件版本**:
- Xilinx ISE Design Suite 13.4
- Modelsim SE-64 10.1a
#### 三、安装注意事项
- 安装过程中，请确保安装路径中没有中文或空格。
- 版本兼容性非常重要，Modelsim版本不宜过低。
- 安装顺序并不影响最终的使用效果，但需保证版本匹配。
#### 四、编译仿真库
对于Modelsim SE版本，需要手动编译Xilinx的仿真库。这里分为两种方法：通过ISE自带的图形化界面工具和使用命令行。
##### 4.1 图形化界面工具
1. **启动编译工具**:
- 打开“开始”菜单，依次进入“所有程序” > “Xilinx ISE Design Suite 13.4” > “ISE Design Tools” > “64-bit Tools” > “Simulation Library Compilation Wizard”。
- 对于32位系统，选择相应的“32-bit Tools”。
2. **选择仿真器**:
- 在“Select Simulator”下选择已安装的Modelsim版本。
- 在“Simulator Executable Location”中指定Modelsim的安装路径。
3. **选择编译语言**:
- 选择“Both VHDL and Verilog”，适用于同时使用这两种语言的情况。
4. **选择设备**:
- 可根据需要选择设备类型，默认全选将编译所有可用的库。
5. **输出目录**:
- 指定输出已编译库的路径。建议创建一个新的文件夹，避免路径中含有中文或空格。
- 示例路径：“D:\modeltech64_10.1a\Xilinx_lib”。
6. **启动编译过程**:
- 点击“Launch Compiled Process”开始编译。
7. **编译完成**:
- 编译完成后检查是否有错误（Err），警告（Warn）通常可以忽略。
##### 4.2 命令行编译方法
对于没有图形化界面工具的老版本ISE，可以使用命令行方式编译仿真库。
1. **打开命令行**:
- 以管理员身份运行命令提示符。
- 输入`set PATH=D:\Xilinx\13.4\ISE_DS\ISE\bin\nt64;D:\modeltech64_10.1a\win64`设置环境变量。
2. **编译命令**:
- 使用`compxlib`命令进行编译，具体命令格式如下：
```
compxlib <options> -work <output_directory>
```
- 示例命令：
```
compxlib -work D:\modeltech64_10.1a\Xilinx_lib
```
- 注意：这里的`<output_directory>`应该替换为实际的输出目录。
#### 五、总结
通过以上步骤，我们已经成功地完成了Xilinx ISE与Modelsim联合仿真的设置，并且编译了必要的仿真库。这对于FPGA设计者来说是非常重要的一步，因为它确保了设计的正确性和可靠性。无论是使用图形化界面工具还是命令行，都需要注意细节问题，比如路径设置和版本兼容性，这些都是确保流程顺利的关键因素。希望这份指南能帮助读者更好地理解并掌握这一技能。
