基于FPGA的通用可控分频器的设计

所需积分/C币:42 2014-01-10 22:19:01 2.81MB RAR
70
收藏 收藏
举报

所有资源已经打包上传,很好的学习资料。 基于FPGA的分频器设计 1)系统时钟1MHz; 2)要求能产生2分频~16分频信号,分频系数步进值为1; 3)“分频系数置数”按钮每按一次,分频系数增加1,增加到16后如果再次按下“分频系数置数”按钮,分频系数回归到2;置数结束后,按下“启动”按钮,系统按照指定的分频系数生成分频信号; 4)n分频后,“1”电平持续的时间要求1~n-1可调,步进值1; 5)“占空系数置数”按钮每按一次,“1”电平持续时间增加1,增加到n-1后如果再次按下“分频系数置数”按钮,“1”电平持续时间回归到1;再按下“启动”按钮后,系统按照指定的“1”电平持续时间生成分频信号;

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 分享小兵

关注 私信
上传资源赚钱or赚积分
最新推荐
基于FPGA的通用可控分频器的设计 42积分/C币 立即下载
1/0