TTL、CMOS 器件的互连
1:逻辑器件的互连总则
在不同逻辑电平器件之间进行互连时主要考虑以下几点:
� 电平关系,必须保证在各自的电平范围内工作,否则,不能满足正常逻辑功能,严重时会烧
毁芯片。
� 驱动能力,必须根据器件的特性参数仔细考虑,计算和试验,否则很可能造成隐患,在电源
波动,受到干扰时系统就会崩溃。
� 时延特性,在高速信号进行逻辑电平转换时,会带来较大的延时,设计时一定要充分考虑其
容限。
选用电平转换逻辑芯片时应慎重考虑,反复对比。通常逻辑电平转换芯片为通用转换芯片,可靠
性高,设计方便,简化了电路,但对于具体的设计电路一定要考虑以上三种情况,合理选用。
对于数字电路来说,各种器件所需的输入电流、输出驱动电流不同,为了驱动大电流器件、远距
离传输、同时驱动多个器件,都需要审查电流驱动能力:输出电流应大于负载所需输入电流;另一方
面,TTL、CMOS、ECL 等输入、输出电平标准不一致,同时采用上述多种器件时应考虑电平之间的
转换问题。
我们在电路设计中经常遇到不同的逻辑电平之间的互连,不同的互连方法对电路造成以下影响:
� 对逻辑电平的影响。应保证合格的噪声容限(Vohmin-Vihmin≥0.4V,Vilmax-Volmax
≥0.4V),并且输出电压不超过输入电压允许范围。
� 对上升/下降时间的影响。应保证 Tplh 和 Tphl 满足电路时序关系的要求和 EMC 的要求。
� 对电压过冲的影响。过冲不应超出器件允许电压绝对最大值,否则有可能导致器件损坏。
TTL 和 CMOS 的逻辑电平关系如下图所示: