CPLD，FPGA入门知识介绍资源-CSDN文库

需积分: 5 137 浏览量 2024-11-05 10:47:01 上传评论收藏 544KB PDF 举报

资源推荐

资源详情

资源评论

󲃽󲂱 CPLD/FPGA 󱱕󰳽󱶶󳆗

FPGA,CPLD 󰅔󲉌 PLD 󱱕󲒤󰵕󰳚󱡊󱚊󳭐󰽓󰢽󳍈󰴶󰅔󰰀󱬂󳚹󲒕󰟡󱱕

1󲓅󱱕󳘌󳕢󳰆󰵕󰟡 PLD 󱱕󳘌󳕢󲒕󰟡󰸉󰖔2󳕤󳕤3󳖯󰥶󳘌󳕢

󱱕󳖯󳌕󱑡󱬂󱾞󳭐󰑷󱱕󳖯󲒐󲒐󱆆󲒕󰟡󰳚󲓧󱿜󱱕󳖯󰥶󰓑󰅔󱫹󳘌󳕢󳯅󳘌

󳕢󳕤󳕤󳯅󱱕󳖯󰥶

 1.2.1 PLD 󱱕󲒤󰵕

󰇊󱫹󰠈󲗝󲿑󲱎󱜇 CPLD  FPGA 󱱕󳚹󲒤󰵕󱿞󰳚󱫹󱊦󳛎󰸈󰠑󰭁󰚖

FPGACPLD 󲢀󱠘󳛎󰰀󱡊󱅛󱱕 ASIC 󲢀󱠘󰅔󳰵󰳚 ASIC 󱱕󱡊󱚊󳖩󰳚󱚊

1󳱠󱴑 VlSI(Very Large Scale IC󳍖󲾕󰿲󳲗󰟡󱬆󳏀)󰎶󲡋󱱕󰭾󰦡󴂩󲢀󱠘󳚹󰆊󲒄󱱏

󰱇󲅲 FPGACPLD 󲢀󱠘󱱕󲾕󰿲󳍛󰴶󳍛󱠘󳘌󳕢󳮹󰭁󰏃󳖏󱱏󳮹󰅔󰠑󲛎󰅯󱦁󱱕󲛎

󳍛󰴶󳍛󰔋󰯇󰅯󱦁󲋌󲒰󳲗󰟡󱠘󲋌󲒰 SOC

2FPGACPLD 󲢀󱠘󳛎󳖘󱱏󱱏󱱕󱌜󳆦󳳑󲽒󳆏󳅲󰡐󰢖󰡦󱠘󳺟󳰺󳌊󱫹󳆏

󳅲󳳑󲞻󰏂󱱕󰅯󴁝󰅵󳞝󰈂󳗫󳖘󱳉󱱕󳕀󱸽󱦀󰴶󰅝󰟡󲢀󱠘󱱕󰳑󲒙󲛎󳆏󳅲󰠑 FPGA

CPLD 󱱕󳌕󳞢󰡦󰇠󲡓󱳒󳆉󱔭󱱕󲢂󳌊

3󱫹󰠈󲓧󱿜󰪷󳰵󱫹󰟧󲗖󱬆󳏀󱱕󰚖󱫹󳕀󰈂󰅯󱦁󱱕󲛎

󰠑󱫹 FPGAPLD 󳆦󰸈󱠘󲛎󰳑󰖼󱱕󳗰󰑷󳹗󰏓 FPGACPLD 󳕀󰳚󱾞󳕤󰎶

󱳰󰎶󱠙󳆏󳅲󰎶󲓧󱿜󲄚󲒐󱬆󳏀󳆏󳅲󰕙󱶾󱱕󰯇󳯅󰈂󰅝󰟡󱬆󳏀󱱕󳕤

󲓧󳆢󱳰󱳅󲟄󰳑󲢀󱠘󱱕󰔤󱬆󳏀󰳚󰇢󳞠󰬊󰯇󰳅󲛎󰰏󱼋 FPGACPLD 󱱕

󱬆󳏀󳆏󳅲󱫹 FPGACPLD 󳖬󲸝󱬆󳏀󳆏󳅲󰯇󳳑󲽒󳮹󱱕 IC(󳲗󰟡󱬆󳏀)󱏂󰈓󱃲󱱕󱶶󳆗

FPGACPLD 󳕀󰯤󰄷󰯤󱫹󳆏󳅲󰳅󲛎󳲗󲊏󳖬󲸝󱬆󳏀󳆏󳅲󰖼󳗰󰇗󰥹󰏓

4󲒐󲓧󱿜󰡑󰴀ISP󰕨󱫹 CPLD/FPGA 󱱕󳖭󱿜󲑸

󰆊󱜸󲽐󱬆CPLD 󰡑󰴀󰑥󱫹󰳚󰬊

PLD/FPGA 󲒤󰵕󱧗󱄶

. 󱿀󳹊Product-Term󱱕 PLD 󲒤󰵕

󳞘󱫹󳖪󱾞󲒤󰵕󱱕 PLD 󲢀󱠘󰳚Altera 󱱕 MAX7000MAX3000 󲋌EEPROM 󰎶󲡋,Xilinx 󱱕 XC9500

󲋌Flash 󰎶󲡋 Lattice,Cypress 󱱕󳚹EEPROM 󰎶󲡋󰟢󱳜󳖪󱾞 PLD 󱱕󰘌󲒤

󰵕 MAX7000 󱱕󲒤󰵕󱄵󳛎󳴯󰐉󱳉

www.plcworld.cn

www.91HMI.com

www.PLCworld.cnwww.PLCworld.cn

www.91HMI.com www.91HMI.com

www.PLCworld.cn

 1.3.3

󳆏󲒕󳘌󳕢󱱕󳕤(AND3 󱱕󳕤) f f=(A+B)*C*(!D)=A*C*!D + B*C*!D ( 󰟢!D 󲸹󱼋 D 󱱕

“󳴯”)

PLD 󰇗󳴳󱱕󰮊󰓠󰴶󰅯󱦁󲒕󳘌󳕢 f:

 1.3.4

A,B,C,D 󱬂 PLD 󲢀󱠘󱱕󲅲󲛫󳕤󳖬󲓧󱿜󳖯󲒐󳰆PIA󳚹󱫰 A,A ,B,B ,C,C ,D,D

 8 󳕤󱆠󲸹󱼋󱳉󳖯󲓧󱿜󱝥󰇍󳗫󰠑󰕨f= f1 + f2 = (A*C*!D) + (B*C*!D) 

󳖪󰸈󲒕󳘌󳕢󰈂󰅯󱦁  3 󱬆󳏀 D 󲾷󱱕󰅯󱦁󱆥󳕔󲅑󱳅󰥶󱫹󰅠󱱕󲓧󱿜 D 󲾷

󰴶󰅯󱦁󰯇󳩰 CLK 󱬂 I/O 󲛫󳕤󳖬󲢀󱠘󳚹󱱕󰈑󰯇󳩰󱫹󳗫󳘤󱳅󰥶󳖯󰥶󲓧󱿜󲾷󱱕

󰯇󳩰󲃀󲓧󱿜󲾷󱱕󳕤 I/O 󲛫󱳉󳖯󰡛󲒤󰵭󳕤󲢀󱠘󲅲󲛫󳖪󰸈 PLD 󰈂󰅝󰟡 1.3.3 󰠑󱼋

󱬆󳏀󱱕󲛎󳖪󱄶󴁵󳛎󰰀󱬂󳕀󲞻󰅝󰟡󱱕󳳑󲽒󰑃󳹕

 1.3.3 󱱕󱬆󳏀󰰀󰕙󲅑󱱕󰄡󳳑󲽒󰅠󰈂󰅝󰟡󰇊󰴓󱱕󱬆󳏀󰅠

󰰀󲛎󰅯󱦁󱱕󳖪󰯇󰈂󳳑󲽒󳗫󳖘󰑇󲘥󰠺󰈦󳹊󰠺󰈦󳹊󰇗󰅠󱳉󳖯󰅠󱱕󳕤󳖯

󰥶󲓧󱿜󳖯󲒐󳰆󰅠󱱕󳕤󳖪󰸈 PLD 󰈂󰅯󱦁󰳅󰴓󳘌󳕢

󳖪󱾞󱿀󳹊󱱕 PLD 󰳽󳛎󰰀󱬂 EEPROM  Flash 󰎶󲡋󳗱󱱕󱬆󰈂󰎶󰮱󳳑󲢀󱠘

󳜞

󲸹Look-Up-Table󱱕󱧗󲒤󰵕

󳞘󱫹󳖪󱾞󲒤󰵕󱱕 PLD 󲢀󱠘󰟢󱿁 FPGA altera 󱱕 ACEX,APEX 󲋌,xilinx 󱱕 Spartan,Virtex

󲋌󲄚󰶶󰡏󲸹Look-Up-Table󲅑󱿁 LUTLUT 󰳽󳋹󰈂󰰀 RAM󱲿 FPGA 󱫹 4 󳕤

󱱕 LUT󰠑󱆠 LUT 󱳜󰟡󰳚 4 󲒐󱱕 16x1 󱱕 RAM󰔤󱫹󰠈󳗫󳖘󱧗󰟧 HDL 󳆾󲿑

󰦠󳗁󳘌󳕢󱬆󳏀PLD/FPGA 󰓑󳕀󲞻󳅲󲅨󳘌󳕢󱬆󳏀󱱕󰠑󰳚󲛎󱱕󲒤󰵭󰑇󰡛󲒤󰵭

 RAM,󳖪󰸈󱆠󳕤󳖬󲸝󳘌󳕢󳖡󲅨󰈂󲄚󳕤󳖬󲸝󰶶󲸹󰡏󰇊󰑥󱱕󰆊

󱜇󳕤

󳴳󰰀 4 󳕤󳮹󱱕󰄡

󰅯󳰖󳘌󳕢󱬆󳏀 LUT 󱱕󰅯󱦁󰮊󰓠

a,b,c,d 󳕤 󳘌󳕢󳕤  RAM 󰄩󱱕󰆊

0000 0 0000 0

0001 0 0001 0

.... 0 ... 0

1111 1 1111 1

www.plcworld.cn

www.91HMI.com

www.PLCworld.cnwww.PLCworld.cn

www.91HMI.com www.91HMI.com

www.PLCworld.cn

剩余10页未读，继续阅读

内容反馈

居胥灬宁

粉丝: 0
资源: 14

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip