数字逻辑mooc.rar
需积分: 11 38 浏览量
2019-06-12
22:39:37
上传
评论
收藏 39.52MB RAR 举报
数字逻辑mooc.rar （83个子文件） 
数字逻辑mooc 
9.5.1 异步计数器举例.pdf 376KB 13.1.3 ROM的基本应用.pdf 589KB 10.2.3 利用触发器设计同步时序逻辑_原始状态图及状态表_3.pdf 367KB 3.1 最大项、最小项表达式.pdf 545KB 8.3 带附加输入端的触发器.pdf 587KB 5.5 几种典型的组合逻辑部件_三态门.pdf 426KB 9.3 双向移位寄存器.pdf 423KB 11.2 利用触发器设计异步计数器.pdf 399KB 12.1.4 利用中规模计数器芯片设计时序逻辑电路_4.pdf 298KB 10.4.2 利用触发器设计同步时序逻辑_一个完整的设计过程举例.pdf 405KB 12.2.2 利用中规模寄存器芯片设计时序逻辑电路_2.pdf 406KB 8.4 触发器类型转换.pdf 1004KB 2.4 逻辑代数定理及规则.pdf 1009KB 13.3.2 PLA及其应用2.pdf 1016KB 4.3 带无关项的卡诺图化简.pdf 427KB 7.8 奇偶校验器.pdf 376KB 7.5 利用数据选择器设计组合逻辑电路.pdf 615KB 11.1 利用触发器设计异步时序逻辑.pdf 459KB 10.7 利用触发器设计同步时序逻辑_典型示例3.pdf 562KB 5.1 门电路的级数.pdf 439KB 1.1 基本概念.pdf 523KB 10.4.1 利用触发器设计同步时序逻辑_状态分配1.pdf 402KB 8.6 应用电路_输入输出电路.pdf 443KB 10.8 更复杂的同步时序设计_典型示例4.pdf 840KB 12.4 应用电路3_简易密码锁.pdf 352KB 13.5 CPLD及FPGA.pdf 1.93MB 13.2.1 PROM及其应用1.pdf 763KB 6.1 逻辑冒险.pdf 430KB 10.2.4 利用触发器设计同步时序逻辑_原始状态图及状态表_4.pdf 382KB 1.0 课程概况及知识脉络介绍_可用.pdf 608KB 5.2 利用单一逻辑门设计两级门电路.pdf 397KB 6.0 使用有限扇入逻辑门设计.pdf 443KB 10.2.1 利用触发器设计同步时序逻辑_原始状态图及状态表_1.pdf 349KB 6.2 险象的判断及消除.pdf 411KB 4.4 卡诺图化简的进一步讨论.pdf 609KB 2.1 基本逻辑运算.pdf 260KB 4.2 卡诺图化简.pdf 737KB 2.5 代数化简法.pdf 1.73MB 12.1.3 利用中规模计数器芯片设计时序逻辑电路_3.pdf 398KB 7.1 数据选择器.pdf 583KB 12.2.1 利用中规模寄存器芯片设计时序逻辑电路_1.pdf 363KB 9.2 单向移位寄存器.pdf 556KB 8.1 锁存器.pdf 540KB 10.6 利用触发器设计同步时序逻辑_典型示例2.pdf 528KB 10.3.1 利用触发器设计同步时序逻辑_完全定义状态表的化简.pdf 429KB 2.2 复合逻辑运算.pdf 591KB 9.4 计数器的概念及分类.pdf 351KB 7.2 二进制译码器.pdf 508KB 3.3 应用电路_旅客身高范围检测器.pdf 283KB 3.2 不完全给定函数.pdf 408KB 13.1.1 ROM的基本原理.pdf 1.02MB 6.3 逻辑电路的测试.pdf 522KB 7.4 编码器.pdf 578KB 9.5.2 同步计数器举例.pdf 356KB 7.3 代码转换及显示译码器.pdf 480KB 10.5 利用触发器设计同步时序逻辑_典型示例1.pdf 679KB 13.2.2 PROM及其应用2.pdf 370KB 12.3 序列信号发生器的设计.pdf 654KB 9.6.1 节拍发生器_1.pdf 406KB 5.4 组合逻辑电路设计实例.pdf 382KB 10.3.2 利用触发器设计同步时序逻辑_不完全定义状态表的化简.pdf 218KB 12.1.2 利用中规模计数器芯片设计时序逻辑电路_2.pdf 429KB 9.1 基本寄存器.pdf 545KB 9.7.1 时序逻辑电路的分析_1.pdf 453KB 8.5 触发器的应用.pdf 438KB 10.1 利用触发器设计同步时序逻辑_开篇示例.pdf 386KB 5.5 几种典型的组合逻辑部件_全减器与OC门.pdf 342KB 5.5 几种典型的组合逻辑部件_并行加法器.pdf 346KB 5.3 多输出电路的设计.pdf 347KB 2.3 逻辑函数的表示方法.pdf 560KB 9.7.2 时序逻辑电路的分析_2.pdf 396KB 7.6 利用译码器设计组合逻辑.pdf 395KB 8.2 触发器.pdf 567KB 4.1 卡诺图.pdf 729KB 5.5 几种典型的组合逻辑部件_半加器及全加器.pdf 382KB 1.2 编码.pdf 541KB 10.2.2 利用触发器设计同步时序逻辑_原始状态图及状态表_2.pdf 319KB 9.6.2 节拍发生器_2.pdf 361KB 7.7 数码比较器.pdf 427KB 12.1.1 利用中规模计数器芯片设计时序逻辑电路_1.pdf 502KB 13.4 PAL及GAL.pdf 824KB 8.0 时序电路的特点.pdf 414KB 13.3.1 PLA及其应用1.pdf 1.2MB资源评论
