Modelsim教程.pdf

**Modelsim教程详解** Modelsim是一款广泛使用的硬件描述语言(HDL)仿真器，支持VHDL和Verilog等语言，用于验证数字电路设计。本教程将详细介绍如何使用Modelsim进行项目建立、添加源代码、编译及模拟。 ### 1. 建立Project 在第一次启动Modelsim时，可以通过“开始”菜单或者桌面上的快捷方式打开程序。在“Library”标签页中，可以看到所有预定义的Package，编辑它们可以查看内部内容。创建新项目有以下步骤： 1-1: 通过`File` -> `New Project` 输入项目名称和位置，系统会在指定路径下创建一个名为"work"的默认子文件夹以及两个文件：`Viterbi.cr.mti`和`Viterbi.mpf`。`Project`标签会出现在工作区，但初始为空。使用`File` -> `Open Project...`可以通过`.mpf`文件再次打开项目，删除项目则选择`File` -> `Delete Project...`。 ### 2. 添加HDL源代码 在“Add items to the Project”窗口中，选择`Add Existing File`或使用`File` -> `Add to Project Existing Files...`导入HDL文件。文件路径中不应包含中文字符，否则可能导致软件无法识别。要添加或移除文件，可以在工作区右键选择相应选项。 ### 3. 编译 选择项目中的任意文件，右键点击并选择`Compile` -> `Compile All`或使用图标进行编译。若只修改了部分文件，可以选择`Compile Out-of-Date`以节省时间。编译过程中出现错误或警告，双击消息可以查看详细信息。对于VHDL项目，在编译前应设置所有文件的属性。 ### 4. 模拟(Simulate) 完成编译后，需进行模拟（加载）。转至“Library”标签页，展开“work”目录，能看到项目中的所有文件，带有"M"符号的表示是模块。如果是VHDL程序，文件前会有"E"（实体）和"A"（架构）符号。如果编译后"work"目录下未显示任何内容，请稍等5到10秒，或者手动刷新。 ### 5. Modelsim快捷键 - `F2`: 在不同窗口间切换。 - `F3`: 放大所选窗口。 - `F9`: 运行run，在wave窗口查看波形。 - `F4`: 全局缩放。 - `F5`: 放大。 - `F6`: 缩小。 - `F7`: 返回上次缩放状态。 - `Ctrl+鼠标`: 实现不同方向的缩放。 - `F10`: 继续运行。 - `F11`: 单步运行。 - `F12`: 跨越当前语句。 - `双击波形`: 显示dataflow对话框。 - `Tab`/`Shift+Tab`: 波形比较时移动查看差异。 - `Ctrl+鼠标中键`: 在dataflow窗口中移动整个设计。 - `Ctrl+F`: 查找。 - `F8`: 在命令窗口匹配已输入的命令。 - `F3`: 查找下一个。 ### 6. 模拟流程 Modelsim教程快速上手四步曲： 1. 创建Project。 2. 引进HDL源代码。 3. 编译。 4. 模拟（Simulate/Loading and Run）。 通过以上步骤，你可以成功地在Modelsim中进行设计验证，有效地调试和优化你的数字电路设计。在实际操作中，熟练掌握快捷键能大大提高工作效率。