### Modelsim 自动化仿真平台搭建
#### 一、Modelsim GUI 仿真流程概述
Modelsim 是一款广泛应用于数字系统设计验证的高级仿真工具。它支持多种硬件描述语言（HDL），如 Verilog 和 VHDL，是进行FPGA/CPLD 设计验证的重要工具之一。以下是对 Modelsim GUI 仿真流程的详细介绍：
1. **新建工程项目**：
- 打开 Modelsim 软件，首先创建一个新的工程文件夹。这个文件夹将用于管理所有与该项目相关的文件。
- 在新工程中，可以通过“File”菜单下的“New Project”选项来创建项目。
2. **加入代码和库文件**：
- 将需要仿真的所有代码文件（Verilog 或 VHDL）以及相关的库文件加入到用户界面中。
- 可以通过拖拽或将文件直接添加到 Modelsim 的工作区来完成这一步骤。
3. **编译源文件**：
- 编译所有加入的文件。这一步确保所有设计模块都被正确解析并且没有任何语法错误。
- 可以通过“Process”菜单下的“Compile All”选项来执行。
4. **启动仿真**：
- 选择 testbench 顶层文件来启动仿真过程。Testbench 文件定义了仿真的测试向量和其他必要的控制逻辑。
- 使用“Run Simulation”按钮或相应的菜单项来开始仿真。
5. **观察波形**：
- 在仿真过程中，可以选择并观察特定的信号。这些信号将被添加到波形观察窗口中。
- 如果需要，可以对 bus 显示的数据格式进行自定义设置，比如进制转换或模拟波形切换等。
- 例如，可以使用 `addwave` 命令将信号添加到波形观察窗口中。
6. **设置仿真时间**：
- 设置仿真运行的时间长度。
- 使用“Simulation Time”选项来指定具体的仿真时间，例如 “run 10ns”。
7. **重复部分或全部步骤**：
- 如果下次启动时有新的文件加入或已有文件被删除，则可能需要重复上述步骤的部分或全部内容。
- 这样可以确保仿真环境始终保持最新状态。
#### 二、Modelsim do 文件的自动化仿真
除了 GUI 操作外，Modelsim 还支持通过 do 文件进行自动化仿真。do 文件是一种脚本文件，其中包含了实现自动化的命令序列。
1. **建立库**：
- 使用 `vlib` 命令来创建新的库。
- 示例命令：`vlib work`，这里 `work` 是默认的库名称。
2. **映射库到物理目录**：
- 使用 `vmap` 命令将库名称映射到物理文件系统中的某个目录。
- 示例命令：`vmap work work`，这里第一个 `work` 是库名称，第二个 `work` 是物理目录名称。
3. **编译源代码**：
- 使用 `vlog` 或 `vcom` 命令来编译 Verilog 或 VHDL 源代码文件。
- 示例命令：`vlog -work lpm 220model.v`，这里 `-work lpm` 表示将文件编译到名为 `lpm` 的库中。
4. **启动仿真器**：
- 使用 `vsim` 命令来启动仿真。
- 示例命令：`vsim -L lpm work.tb_top`，这里 `-L lpm` 表示加载名为 `lpm` 的库。
5. **执行仿真**：
- 使用 `run` 命令来执行仿真。
- 示例命令：`run 10ms`，这里 `10ms` 是仿真持续时间。
#### 三、Tcl 语言的语法介绍
Modelsim 支持使用 Tcl 语言来编写自动化脚本。以下是一些常用命令及其示例：
- `vlib`：创建库
- 示例：`vlib work`
- `vmap`：映射库
- 示例：`vmap work work`
- `vdir`：显示库内容
- 示例：`vdir –lib work`
- `vlog`：编译 Verilog
- 示例：`vlog –work lpm 220model.v`
- `vcom`：编译 VHDL
- 示例：`vcom -93 –work lpm $env(QUARTUS_ROOTDIR)/eda/sim_lib/220model.vhd`
- `vsim`：启动仿真
- 示例：`vsim –L lpm work.tb_top`
- `addwave`：添加波形
- 示例：`addwave tb_top/mydesign/clk`
- 示例：`addwave –format logic tb_top/mydesign/clk`
- 示例：`addwave –radix hexadecimal tb_top/mydesign/data`
- 示例：`addwave –noupdate –divider {modulename}`
- `view`：打开窗口
- 示例：`view wave`
- 示例：`view structure`
- 示例：`view signals`
- `do`：执行 do 文件
- 示例：`do wave.do`
- `run`：执行仿真
- 示例：`run 10ms`
#### 四、后仿真 SDF 文件处理
- **加载 SDF 文件**：
- 使用 `vsim` 命令加载 SDF 文件进行后仿真。
- 示例：`vsim –sdfmax tb_top/my_design=my_design.sdo –voptargs=+acc work.tb_top`
- 在加载 SDF 文件时，建议移除 *.vo 或 *.vho 文件中的 `$sdf_annotate` 命令，避免重复加载。
- **转换 SDF 文件**：
- 如果需要将 `.SDO` 文件转换为标准的延时文件，可以使用特定命令完成转换。
通过以上介绍，我们可以了解到如何通过 Modelsim GUI 或 do 文件来搭建自动化仿真平台，同时了解了一些基本的 Tcl 语言命令以及如何处理后仿真的 SDF 文件。这些知识对于进行 FPGA/CPLD 设计验证具有重要的实践意义。
