FPGA实验-简单计算机系统的数据通路和控制器设计指导书 fpga开发.pdf
版权申诉
165 浏览量
2022-04-22
13:43:21
上传
评论
收藏 124KB PDF 举报
FPGA实验实验_简单计算机系统的数据通路和控制器设计指导简单计算机系统的数据通路和控制器设计指导
书书
实验2 简单计算机系统的数据通路和控制器设计
⼀、实验⽬的
1.掌握执⾏R型、I型、J型指令的数据通路
2.掌握控制器模块的设计⽅法
3.掌握简单计算机系统的集成和仿真
⼆、实验任务
1.掌握R型、I型、J型指令的数据通路(datapath)
根据计算机的⼯作原理，其组成包括ROM、寄存器组、ALU、RAM、控制单元、I/O 端⼝及其映射、输⼊/输出设备、输⼊/输
出接⼝等模块。在从ROM中取指令时需要⼀个程序指针寄存器（指令地址⽣成模块）提供出要读取的ROM单元地址。指令系
统分为R型、I型和J型3种指令，不同的指令类型需要通过控制器单元进⾏译码，然后送出相应的控制信号。
执⾏不同的指令有不同的数据通路。在设计PC程序指针计数器模块和控制单元模块前，需要了解R型、I型和J型指令的数据通
路，有关数据通路的介绍参看“简单计算机系统的设计与实现”，即对图11-16的说明。
2.设计控制器单元
控制器单元的模块封装图见2-1，控制器单元输出控制信号及其产⽣条件见表2-1，控制器单元的输⼊信号为指令中的操作码
OP和ALU的zero零标志信号，输出为各种控制信号。请结合数据通路的理解，根据表2-1写出各控制信号的逻辑表达式，设计
控制器单元的逻辑电路。
图2-1 控制器单元封装结构图
表2-1 控制器单元输出的控制信号及其产⽣条件
控制信号产⽣条件
JUMP 直接跳转控制信号，如果该信号为1，则PC直接跳转到imm⽴即数。当且仅当为JMP指令时，该信号为1。
BRANCH 分⽀跳转控制信号，由BNE，BEQ引起。
资源评论
