没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
赛灵思EGO1板卡约束文件
赛灵思EGO1板卡约束文件
约束文件
需积分: 34
39 下载量
112 浏览量
2018-06-06
15:39:40
上传
评论
4
收藏
17KB
XDC
举报
温馨提示
立即下载
这个文件是赛灵思公司的FPGA板子EG1的约束文件，有了它可以方便开发
资源推荐
资源评论
0-EGo1资料文档-v1.1.rar_EDK-A7-EGO1资料_EGO1约束文件_ego_ego1_ego1 资料
浏览：131
5星 · 资源好评率100%
包含EGO开发的所有资料，有注意事项，约束文件，上手指南，硬件手册等。
EGo1使用注意事项v1.1.pdf
浏览：57
这是依元素EGO1开发板的相关文件，在官网上下载实在是太慢了，所以我把它分享出来，由于上传大小限制，我就把每一部分单独上传并提供总体的百度网盘链接 链接：https://pan.baidu.com/s/1JS_NwSX4-8sVY1cRpsD_IA 提取码：CUIT
EGo1FPGA开发版配套资料
浏览：10
EGo1快速上手指南.pdf board_part.xml EGo1.xdc EGO1_UserManual_v1.2.pdf
基于FPGA设计数字时钟（ego1开发板)
浏览：145
4星 · 用户满意度95%
基于FPGA设计数字时钟（ego1开发板),使用vivado2018.1开发
Xilinx ego 1 开发板 中文说明
浏览：12
5星 · 资源好评率100%
Xilinx ego 1 开发板官方中文说明，帮助您快速了解。
赛灵思A7系列开发板EGO1用户手册与例程资料
浏览：145
做毕设时使用的赛灵思A7系列开发板EGO1，找到了其用户手册与例程资料，包括：EGo1-板卡文件、EGo1-硬件手册、EGo1快速上手指南、8个EGo1配置实验例程和使用注意事项。
FPGA EGO1官方配套实验
浏览：173
压缩包为EGO1的官方配套实验，包括流水灯、智力抢答器、分频器、FIR数字滤波器、VGA图像显示、蓝牙远程控制、嵌入式软核设计
赛灵思EGO1板子的硬件手册
浏览：189
这个文件是赛灵思公司FPGA板子EGO1的硬件手册，方便开发
赛灵思 EGO1 口袋实验开发板-全套
浏览：168
3星 · 编辑精心推荐
赛灵思 EGO1 口袋实验开发板-全套 包括：开发板使用手册、及配置实验共8个，都有原码和公司每个实验指导书的pdf 还包括：EGO1板卡文件、引脚约束文件、及硬件手册
赛灵思 FPGA 设计时序 约束指南
浏览：8
4星 · 用户满意度95%
赛灵思 FPGA 设计时序约束指南,赛灵思 FPGA 设计时序 约束指南
Genesys2开发板DDR3引脚约束文件
浏览：145
Genesys2开发板的DDR3芯片所使用的管脚约束文件，该文件可以直接在 MIG IP核例化过程中使用，引用此文档可以省去您很多查资料、绑管脚的时间。本人已用此约束文件完成了DDR3的读写实验，质量可以放心。
基于EGO1d的密码锁程序，拨码开关设置密码，增加了倒计时功能
浏览：146
1. 利用拨码开关SW[7:0]来设置初始密码（密码设定为4个两位的二进制密码，SW[7:6]、SW[5,4]、SW[3:2]、SW[1:0]分别对应密码的第1、2、3、4位，即密码只能设置为00、01、10、11）； 2. 通过按键S3~S0分别对应的密码值为00、01、10、11； 3. 增加倒计时功能，并在数码管上显示；
基于EGO1的简易电子琴设计
浏览：81
5星 · 资源好评率100%
大三短学期课程设计，基于EGO1的简易电子琴设计。采用了蜂鸣器加4*4薄膜键盘，后期加了PS2协议的机械键盘，语言采用了verilog；核心就是做个分频器吧，没有做的很复杂，比如类midi的音频合成什么的，内置歌曲的话都是自己一个一个敲的代码，体力活吧。。
Xilinx 大学计划-依元素科技 最新口袋实验室平台-EGO
浏览：117
Xilinx大学计划EGO数模混合口袋实验室平台秉承了赛灵思“口袋实验室”的思想和优 势，立足解决课程教学上理论与实际脱节、培养的学生能力不能满足社会需求的矛盾。 其具有诸多特性： 在原有数电口袋实验室平台基础上添加了AD/DA等模块，带领学生进入模拟 信号的世界； 板载蓝牙、VGA接口和音频输出等丰富的接口资源； 基于Xilinx 28nm新器件以及Vivado新工具进行设计；
fpga的约束文件制作
浏览：168
记录下从射频子板到FPGA的约束文件制作，最终输出.xdc文件（截图），并在vivado中导入，即可！
8位全加器EGO1FPGA实现
浏览：131
FPGA入门代码：实现两个 8位二进制相加，其结果的范围应该在00000000到111111110之间，八位二进制数换算成三位十进制数最大为255，也就是说要输入两个000到255之间的数。
数码管显示.zip_EGO1数码管_Ego1 数码管_ego1_ego1 fpga_滚动学号
浏览：181
5星 · 资源好评率100%
在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能
赛灵思ISE教程文件
浏览：33
5星 · 资源好评率100%
赛灵思ISE教程文件，此文件来源于xilinx官方网站。
赛灵思xilinxpynq-Z1 vivado添加开发板资源
浏览：193
赛灵思xilinxpynq-Z1 vivado添加开发板资源，欢迎开发者一起交流
赛灵思 Xilinx赛灵思 Xilinx赛灵思 Xilinx
浏览：56
Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思 Xilinx 赛灵思
赛灵思7系列手册
浏览：90
这包含了赛灵思7系列所有产品的简介，对于用户选型有很大的帮助
七段数码管显示程序x7seg.v
浏览：164
这是用verilog语言写的七段数码管显示程序，所用板子为Basys2
管脚约束代码
浏览：106
本资源是一些代码，关于Verilog语言的，例如管脚约束，计数器之类的
0-EGo1快速上手指南-v1.0.zip
浏览：201
压缩包内包括EGo1-平台原理图、EGo1-引脚约束文件、EGo1-硬件手册三个文件，方便初学者快速上手。
UG586赛灵思 DDR3的IP核（MIG）详细文档
浏览：112
5星 · 资源好评率100%
详细介绍了赛灵思的DDR3的IP核的使用，包括各种信号的含义，以及时序说明。 7Series FPGAs Memory Interface Solutions v1.7 User Guide UG586 October 16, 2012
赛灵思设计套件10.1深入教程
浏览：200
此文件是赛灵思设计套件10.1深入教程，来源于赛灵思官网
赛灵思FPGA设计时序约束指南
浏览：159
时序约束可以成为设计人员最好的朋友，能帮助您快速完成设计。 为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要 实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内 ...
赛灵思K7系列FPGA数据手册-XC7-Kintex-7datasheet.pdf
浏览：30
5星 · 资源好评率100%
Kintex®-7 FPGAs are available in -3, -2, -1, and -2L speed grades, with -3 having the highest performance. The -2L devices can operate at either of two VCCINT voltages, 0.9V and 1.0V and are ...
《赛灵思中国通讯》2015夏季刊
浏览：198
《赛灵思中国通讯》2015夏季刊
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
星谷-
粉丝: 59
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
机器学习之ID3决策树算法简易实现
jsp网上招标系统.zip
#这是一篇关于 LabVIEW 介绍说明、使用技巧和优缺点对文章
# UDS（Unified Diagnostic Services）诊断介绍说明、使用技巧和优缺点
# Wireshark 抓包及分析介绍说明、使用技巧和优缺点
基于Java Web SSM框架的人事管理系统（源码+数据库脚本）.zip
解一元一次方程.py
关于旁路电容和耦合电容-(详细说明)
Verilog-HDL学习笔记
CSDNApp_222.apk
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
