arm资料PPT教学课件.pptx

ARM架构的S3C2440芯片在嵌入式系统中广泛应用，其核心部分之一就是时钟系统。时钟系统对于任何微处理器来说都是至关重要的，因为它决定了芯片内部各个模块的工作速度。在S3C2440中，时钟系统由不同的组件构成，包括时钟源、锁相环（MPLL和UPLL）以及时钟分频器。 时钟源是产生固定频率高低电平变化信号的部件，它可以是外部晶振或者外部时钟。S3C2440提供了XTIPLL和XTOpll引脚来连接外部晶振，EXTCLK引脚则用于接入外部时钟信号。通过OM[3:2]引脚的选择，可以决定系统使用哪种时钟源。OM[3:2]的不同组合会决定MPLL和UPLL是否启用及使用何种时钟源。 MPLL（主时钟锁相环）和UPLL（USB时钟锁相环）是两个关键的倍频电路，它们能将较低频率的时钟源转换为更高频率的信号。MPLL产生FCLK，UPLL产生UCLK。FCLK是CPU核心和其他系统组件的时钟，HCLK用于高速总线（AHB），PCLK用于低速总线（APB），而UCLK则专为USB接口提供时钟。 在S3C2440中，系统时钟的初始化涉及对相关寄存器的设置。首先是MPLLCON（MPLL控制寄存器），它用于设置MPLL的倍频参数。FCLK的频率可以通过以下公式计算： \[ FCLK = \frac{时钟源频率}{2^{(SDIV[1:0] + 2)}} \times (MDIV[19:12] + 2) \times PDIV[9:4] \] 同样，UPLLCON（UPLL控制寄存器）用于设置UPLL的倍频参数，UPLL clock的频率计算类似，但要注意在设置UPLLCON之后，需要插入7条NOP指令来确保UPLL稳定后再设置MPLLCON。 LOCKTIME（锁相环稳定时间寄存器）用来设置锁相环从启动到输出稳定所需的时间。U_LTIME和M_LTIME分别用于设置UPLL和MPLL的稳定时间，通常设置为0xFFFFFFFF，表示至少300us的稳定时间。 CLKDIVN（时钟分频寄存器）则决定了FCLK、HCLK、PCLK和UCLK的具体频率。通过设置DIVN_UPLL、HDIVN和PDIVN位，可以调整这些时钟的分频比，从而控制各总线的速度。 在实际的初始化程序中，如2440init.s，会包含对这些寄存器的设置代码，例如设置LOCKTIME为锁相环稳定时间，设置CLKDIVN以确定时钟分频值，以及通过MCR指令对MPLLCON进行配置。 S3C2440的时钟系统管理着整个芯片的运行节奏，通过精心的初始化和配置，可以确保各个模块以合适的速率高效运行。理解并掌握这一系统的运作原理对于开发基于S3C2440的嵌入式系统至关重要。