没有合适的资源?快使用搜索试试~ 我知道了~
数据采集与处理作业.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 98 浏览量
2022-01-21
02:06:20
上传
评论
收藏 778KB PDF 举报
温馨提示
试读
11页
数据采集与处理作业.pdf
资源详情
资源评论
资源推荐
一、论述高速数据采集系统的电磁兼容性( EMC)设计。
主要考虑因素:射频干扰问题,差模辐射,共模辐射,电源去耦,连线端接,接地
技术,模拟 / 数字混合系统, PCB设计。可能产生的影响、问题解决方法、注意事项等。
答: 电磁兼容( EMC)是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生
无法忍受的电磁骚扰的能力。 EMC包括两个方面的要求:一方面是指设备在正常运行过程中对所在
环境产生的电磁骚扰不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁骚扰具有一
定程度的抗扰度,即电磁敏感性 (Electromagnetic Susceptibility ,即 EMS)。换句话说,即设备
不会由于受到同一电磁环境中其他设备的电磁干扰而导致不允许的性能降低或失效;同时,设备也
不会使同一电磁环境中其他设备因受其电磁干扰而导致不允许的性能降低或失效。
以下是从不同角度对电磁兼容性的讨论:
1. 射频干扰就是电磁波所带来的干扰 . 防止射频干扰最佳的方法是保证层间布线尽量短, 避免产
生额外的谐振回路。短的连线能减小电感阻抗、缩短信号传输延时。
2. 差模辐射:应减小电流幅度 I ,减小信号频率及其谐波,加大数字信号上升 / 下降沿 tr ,减
小环面积 S ,将信号线紧挨接地线。
3. 共模辐射:共模电流会产生很强的辐射,对周围的电路形成辐射性干扰,尽量减小激励此天
线的源电压,即地电位;提供与电缆串联的高共模阻抗,即加共模扼流圈 ; ;将共模电流旁路到地。
4. 电源去耦:一个电路的各个单元共用同一电源供电,为了防止各单元之间的耦合,需加去耦
电路。造成耦合的原因有:数字电路——在电平翻转时的瞬间会有较大的电流,且会在供电线路上
产生自感电压。 功率放大电路——因电流较大, 此电流流过电源的内阻和公共地和电源线路时产 生
电压,使得电源电压有波动。高频电路——电路中有高频部分因辐射和耦合在电源上产生干扰。应
设计较小的电流回路具有更低辐射。
5. 接地技术:数字和模拟地要采用单点星形连接且靠近电源。
6. 对于模拟 / 数字混合系统, 主要措施有抑制地线干扰, 总原则是数字电路与模拟电路分开接地,
对微弱模拟量电路实行全面覆盖的电磁屏蔽,采用直流隔离措施。
7.PCB 设计: PCB板设计的开始阶段就是层的设置, 层设置不合理可能产生诸多的噪声而形成电
磁干扰和自身的 EMC问题,所以合理的层布局对电磁兼容性而言是十分重要的。 PCB板层由电源层、
地线层和信号层组成。层的选择、层的相对位置以及电源、地平面的分割、 PCB板的布线、信号质
量、接口电路的处理等都对 PCB板的 EMC指标起着至关重要的作用 , 也直接影响到整台电子产品的电
磁兼容性。根据电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边
要素、 成本价格等方面的综合因素来确定 PCB板的层数。 要满足 EMC的严格指标并且考虑制造成本 ,
适当增加地平面是 PCB的 EMC设计最好的方法之一。 对电源层而言 , 一般通过内电层分割能满足多种
电源的需要 , 但若需要多种电源供电 , 且互相交错 , 则必须考虑采用两层或两层以上的电源平面。 对信
号层而言 , 除了考虑信号线的走线密集度外 , 从 EMC的角度 , 还需要考虑关键信号 ( 如时钟、复位信号
等) 的屏蔽或隔离 , 以此确定是否增加相应层数。对 PCB板进行空间分割的目的是为了降低 PCB上不
同类型的元器件之间互相干扰。空间分割的实施方法就是对元器件进行分组 , 可以根据电源电压高
低、数字器件或模拟器件、 高速器件或低速器件以及电流大小等特点 , 对电路板上的不同电气单元进
行功能分组 , 每个功能组的元器件彼此被紧凑地放置在一起以便得到最短的线路长度和最佳的功能
特性。高压、大功率器件时 , 与低压、小功率器件应保持一定间距 , 尽量分开布线。
三、选择一种专用的 A/D 转换器,介绍其机构、特点、应用场合、工作原理、基本工作
模式、时序以及微机数据采集接口电路,设计应用实例与问题。
答: 积分式 A/D: ICL7135 ,它是 4 位双积分 A/D 转换芯片,以转换输出± 20000 个数字量, STB选
通控制的 BCD码输出,微机接口十分方便。
特点: ICL7135 具有精度高 ( 相当于 14 位 A/D 转换 ) ,格低的优点 . 其转换速度与时钟频率相关 ,
每个转换周期均有 : 自校准 ( 调零 ), 正向积分 ( 被测模拟电压积分 ), 反向积分 ( 基准电压积分 ) 和过零
检测四个阶段组成 , 其中自校准时间为 10001 个脉冲 , 正向积分时间为 10000 个脉冲 , 反向积分直至电
压到零为止 ( 最大不超过 20001 个脉冲 ) 。故设计者可以采用从正向积分开始计数脉冲个数 , 到反向积
分为零时停止计数。 将计数的脉冲个数减 10000, 即得到对应的模拟量。 ICL7135 为 DIP28 封装 , 芯片
引脚排列如图 1 所示:
图 1 ICL7135 引脚
ICL7135 引脚功能及含义如下:
与供电及电源相关的引脚 ( 共 7 脚) :
① -V:ICL7135 负电源引入端 , 典型值 -5V, 极限值 -9V ;
② +V:ICL7135 正电源引入端 , 典型值 +5V, 极限值 +6V;
③ DGND:数字地 ,ICL7135 正, 负电源的低电平基准;
④ REF:参考电压输入 ,REF 的地为 AGND引脚 , 典型值 1V,输出数字量 =10000ms;(VIN/VREF)
⑤ AC:模拟地 , 典型应用中 , 与 DGND(数字地 ) “一点接地”;
⑥ INHI: 模拟输入正;
⑦ INLO: 模拟输入负 , 当模拟信号输入为单端对地时 , 直接与 AC相连。
与控制和状态相关的引脚 ( 共 12 脚) :
① CLKIN: 时钟信号输入 . 当 T=80ms时 ,fcp=125kHz, 对 50Hz 工频干扰有较大抑制能力 , 此时转
换速度为 3 次 /s. 极限值 fcp=1MHz 时, 转换速度为 25 次/s ;
② REFC+:外接参考电容正 , 典型值 1μF;
③ REFC-:外接参考电容负;
④ BUFFO:缓冲放大器输出端 , 典型外接积分电阻;
⑤ INTO:积分器输出端 , 典型外接积分电容;
⑥ AZIN: 自校零端;
⑦ LOW: 欠量程信号输出端 , 当输入信号小于量程范围的 10%时, 该端输出高电平;
⑧ HIGH:过量程信号输出端 , 当输入信号超过计数范围 (20001) 时 , 该端输出高电平;
⑨ STOR:数据输出选通信号 ( 负脉冲 ), 宽度为时钟脉冲宽度的一半 , 每次 A/D 转换结束时 , 该端
输出 5 个负脉冲 , 分别选通由高到低的 BCD码数据 (5 位), 该端用于将转换结果打到并行 I/O 接口;
⑩ R/H: 自动转换 / 停顿控制输入 . 当输入高电平时 ; 每隔 40002 个时钟脉冲自动启动下一次转换 ;
当输入为低电平时 , 转换结束后需输入一个大于 300ns 的正脉冲 , 才能启动下一次转换;
11 POL:极性信号输出 , 高电平表示极性为正;
12 BUSY:忙信号输出 , 高电平有效 . 正向积分开始时自动变高 , 反向积分结束时自动变低。
与选通和数据输出相关的引脚 (共 9 脚 ) :
① B8~B1:BCD码输出 .B8 为高位 , 对应 BCD码;
② D5: 万位选通;
③ D4~D1:千, 百, 十, 个位选通。
时序图如图 2:
图 2 时序图
硬件接口电路: ICL7135 仅通过两根 I/O 线与 AT89C52相接 , 仅占用 AT89C52的 T1、T2 两个计
数器及外部中断 INT1。
剩余10页未读,继续阅读
qq_35291562
- 粉丝: 3
- 资源: 9万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0