使用Verilog编写的由半加器构成的16位全加器

preview
共5个文件
v:5个
star 5星 · 超过95%的资源 需积分: 39 42 下载量 48 浏览量 2018-07-27 08:26:53 上传 评论 4 收藏 1KB ZIP 举报