正点原子领航者硬件下的 eeprom FPGA(verilog)编程（自己写的） 仅供参考

https://blog.csdn.net/qq_31764341/article/details/124892541 eeprom 出于积累Verilog编程和调试经验的需求，用这个东西练手 使用的是正点原子领航者zynq的板子 实验环境过于优越了 导致进度慢就会很自责 写个总结算是对得起我这两天的debug， eeprom 用的是板子上自带的AT24C64 inout引脚(sda)描述 因为in 的时候需要把引脚置为高阻态，out 的时候要assign到寄存器 所以有了如下的方式，设置一个使能输出位 sda_en inout iic_sda//定义一个inout r_sdi_shift<={r_sdi_shift[:],io_sdio}; //先接收到的为高位读取数据拼合成一个data assign iic_sda = sda_en ? 1'bz : iic_sdo_reg; //输出 描述都在博文里面，写的有点粗俗，各位凑合着看吧