Systemverilog+UVM搭建SOC_SOCuvm资源-CSDN文库

UVM实战

5星 · 超过95%的资源需积分: 50 95 浏览量 2018-03-23 20:25:54 上传评论 19 收藏 2.93MB PDF 举报

资源推荐

资源详情

资源评论

基于

SV+UVM

搭建

SOC/ASIC

验证平台

UVM-1.1 中提供了一个 UBUS 的例子，但是该例子对于刚刚入门的人来说还是需要一定时

间去消化的，本文对该例子进行一步一步的简化，可以帮助理解。

[1-

[1- 1

1 ]

]

] 如何顺序的写 UVM

UVM

UVM 平台（ 1

1 ） -Basic

-Basic

1. 平台可以在前期规划好，但是对于搭建平台的人来说，调试永远是最大的问题，如果都

将一个个 component 都写完了，调试起来还是有点痛苦的，所以我更倾向于一步一步的

调试平台；先写一个可以 pass 的基本平台，然后在不断的扩展该平台，最后在各个

component 中加入所需要的 function 或者 task 。当然，当对搭建平台数量以后，现在基

本对平台中的 component 一次性搭建完成，然后调试并添加需要的 function 或者 task 即

可。

2. 最简单的 UVM 平台，一个 interface ，一个 DUT ，一个 TOP ，一个 test ，一个 ENV 就

可以工作了，然后慢慢的添加各个 component ；

3. 写 interface

4. 写 top module ，在 top 中例化 DUT ， interface 和 DUT 在 top 中 include

uvm_config_db#(virtual

uvm_config_db#(virtual ubus_if)::set(uvm_root::get(),

ubus_if)::set(uvm_root::get(),

ubus_if)::set(uvm_root::get(), "*",

"*",

"*", "vif",

"vif",

"vif", vif);

vif);

总结四： uvm_report_info

uvm_report_info

uvm_report_info 和宏 `uvm_info

`uvm_info

`uvm_info 在用法是没有区别的，都是用来打印消息的。

[1-

[1- 2

2 ]

]

] 如何顺序的写 UVM

UVM

UVM 平台（ 2

2 ） -MasterAgent

-MasterAgent

9. 定义 sequence item ，注意，一种类型的 transaction 需要对应一个 driver ；

`uvm_object_utils_begin(ubus_transfer)

`uvm_field_int

`uvm_field_int (addr,

(addr,

(addr, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_enum

`uvm_field_enum (ubus_read_write_enum,

(ubus_read_write_enum,

(ubus_read_write_enum, read_write,

read_write,

read_write, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (size,

(size,

(size, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_array_int(data,

`uvm_field_array_int(data, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_array_int(wait_state,

`uvm_field_array_int(wait_state, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (error_pos,

(error_pos,

(error_pos, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (transmit_delay,

(transmit_delay,

(transmit_delay, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_string

`uvm_field_string (master,

(master,

(master, UVM_DEFAULT|UVM_NOCOMPARE)

UVM_DEFAULT|UVM_NOCOMPARE)

`uvm_field_string

`uvm_field_string (slave,

(slave,

(slave, UVM_DEFAULT|UVM_NOCOMPARE)

UVM_DEFAULT|UVM_NOCOMPARE)

`uvm_object_utils_end

剩余49页未读，继续阅读

评论收藏

内容反馈

sunbox98

2019-04-27

初看挺实用，期待进一步阅读
验师

2019-08-18

值得再次回味～
cs824980820

2021-01-26

比较基础，还是值得看一下

qq_28582821

粉丝: 1
资源: 1

Systemverilog+UVM搭建SOC

system verilog

vim下systemverilog/VMM/UVM语法高亮文件

systemverilog:SystemVerilog的东西

uvm+vcs+verdi基本平台搭建

vim_verilog_systemverilog_uvm_语法高亮.zip

26-UVM项目实战3.pptx

UVM平台搭建过程.pdf

uvm类库手册

[UVM]field_automatio機制

gvim editor Part02/03

利用SystemverilogUVM搭建SOC及ASIC的RTL的验证环境-综合文档

systemverilog design verification uvm.zip

SystemVerilog验证++测试平台编写指南,systemverilog验证测试平台编写指南 源码,Verilog源码.r

搭建linux下UVM+VCS基本平台

Desktop_soc验证平台_scientistdi1_UVM_UVM验证_uvm代码_

LINUX下GVIM verilog/System verilog配置

windows下gvim配置_vimrc

uvm学习总结_2021.1.11

UVM Users Guide 1.2

SystemVerilog语言简介(四)

00_关于uvm验证方法学的学习入门-推荐了书籍-.pdf

ces_uvm-1.1_2011.12.rar

UVM1.1版本的lab

systemverilog经典教程

非常详细的Verilog学习资料

AMBA_UVM验证DEMO

modelsim的库编译

最新资源

SystemVerilog验证++测试平台编写指南,systemverilog验证测试平台编写指南源码,Verilog源码.r