CPLD实验报告

(1).掌握Verilog HDL模块的基本结构。 (2).掌握计数器的设计方法。 (3).掌握基于Quartus II的CPLD/FPGA开发流程。 (4).实验要求完成模24计数器程序设计，并完成Modelsim仿真