没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
讲义
Verilog HDL 入门基本PPT课件
Verilog HDL 入门基本PPT课件
Verilog
PPT
1星
需积分: 9
13 下载量
173 浏览量
2016-06-13
20:39:06
上传
评论
1
收藏
338KB
PPTX
举报
温馨提示
立即下载
Vrilog 的基本数据类型 基本操作符 代码形式
资源推荐
资源评论
VerilogHDL教程-初级篇.ppt
浏览：52
VerilogHDL教程-初级篇.ppt
Verilog基础.ppt
浏览：63
入门基本语法，包括3-8译码器，数据选择器，D触发器，计数器等等Verilog代码。
verilog学习ppt课件
浏览：46
资源包括了三章Verliog学习ppt课件，希望对大家有用，适合初学者，简单易懂
Verilog PPT教程
浏览：78
5星 · 资源好评率100%
Verilog 教程 包含若干ppt和word文件 还有各种代码
verilog教学 PPT
浏览：141
上课的资料，觉得挺好的。是硬件描述语言的内容，可能对初学者有帮助!
链表的写法一
浏览：28
基础学一习
Verilog HDL.zip
浏览：2
Verilog课程PPT(西电蔡觉平老师)，PDF版本
Verilog超级详细 ppt 适合初学者
浏览：11
Verilog的ppt介绍，很详细，具有一定的参考价值，对于学习硬件描述语言有一定的帮助，Verilog语言是当前最流行的两种硬件描述语言之一
深入理解链表的各类操作详解
浏览：104
链表概述链表是一种常见的重要的数据结构。它是动态地进行存储分配的一种结构。它可以根据需要开辟内存单元。链表有一个“头指针”变量，以head表示，它存放一个地址。该地址指向一个元素。链表中每一个元素称为“结点”，每个结点都应包括两个部分：一为用户需要用的实际数据，二为下一个结点的地址。因此，head指向第一个元素：第一个元素又指向第二个元素；……，直到最后一个元素，该元素不再指向其它元素，它称为“表
第十章 Verilog（新）.ppt
浏览：196
第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt第十章 Verilog（新）.ppt
Verilog HDL入门
浏览：152
4星 · 用户满意度95%
Verilog HDL入门，Verilog HDL入门
Verilog HDL课件 ppt
浏览：181
3星 · 编辑精心推荐
Verilog HDL课件（非常全面啊！） ppt文档
Verilog HDL 课件
浏览：77
电子信息工程学院电子专业大三必修课数字集成电路设计之Verilog HDL部分课件（骆丽老师的). 第7章 HDL语言基础 7-1 引言 7-2 Verilog HDL基本结构 7 3 数据类型及常量 变量 7-3 数据类型及常量、变量 7-4 运算符及表达式 7-5 语句 7-6 不同抽象级别的Verilog HDL模型 7-6 不同抽象级别的Verilog HDL模型 7-7 设计
Verilog HDL课件
浏览：30
Verilog HDL课件
Verilog语法基础.ppt
浏览：134
Verilog语法基础.ppt Verilog入初学者门很好的教材
VerilogPPT
浏览：71
北航Verilogppt,是Verilog入门的很好资源，学习Verilog的非常方便的学习资料
verilog教程PPT，很好的哦
浏览：132
3星 · 编辑精心推荐
第一部分为初级篇，共8讲；第二部分为中级篇，共10讲；第三部分为实践篇，共12个实验例选。最后一部分是Verilog 硬件描述语言参考手册，即语法篇
语法篇 Verilog基础语法.ppt
浏览：46
语法篇 Verilog基础语法ppt,语法篇 Verilog基础语法
语法篇 Verilog简介.ppt
浏览：92
语法篇 Verilog简介ppt,语法篇 Verilog简介
Verilog语言超详细教程
浏览：85
4星 · 用户满意度95%
Verilog超详细教程ppt挡 Verilog超详细教程 Verilog超详细教程 Verilog超详细教程
夏宇闻-Verilog经典教程.pdf
浏览：96
5星 · 资源好评率100%
Verilog经典教程电子版（夏宇闻） 详细讲解了Verilog初步语法知识，结合实例深入理解Verilog语言的应用
VerilogHDL课件 北京大学 于敦山
浏览：31
5星 · 资源好评率100%
北京大学内部教学课件 VerilogHDL所有相关知识 语法与应用
夏宇文老师VerilogHDL教程
浏览：158
4星 · 用户满意度95%
FPGA教程，夏宇文老师VerilogHDL课件PPT讲解
数字系统设计与VerilogHDL课件PPT格式
浏览：65
Verilog语言 FPGA简介 Quartus II简介
Verilog-HDL培训课件
浏览：55
Verilog-HDL培训课件,北大的哦
Verilog HDL的基本语法
浏览：63
常用的信号类型有连线性（wire）、寄存器型（reg）、整形（integer）、实型（real）、时间型（time）等。过程赋值语句是在initial或者always语句块内赋值的，它对reg型、memory型、integer型、time型、real型变量进行赋值，这些变量在下一次过程赋值之前保持原来的值。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
廖汀淚
2019-11-13
垃圾骗积分啥用都没有
Libe_ration
粉丝: 25
资源:
59
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
DBm与mW与V换算小工具
单链表的逆置代码实现.txt
单链表的逆置代码实现.txt
单链表的逆置代码实现.txt
单链表的逆置代码实现.txt
E5高考计时牌.c
单链表的逆置代码实现.txt
单链表的逆置代码实现.txt
UE4定序器fbx导出到max-保存和恢复坐标原点
农村信用社联合社计算机账户与口令管理办法.docx
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
