没有合适的资源?快使用搜索试试~ 我知道了~
EMI抑制:采用MOSFET和控制器及半桥设计的多层PCB相关
需积分: 2 2 下载量 62 浏览量
2022-10-16
10:37:21
上传
评论
收藏 157KB PDF 举报
温馨提示
试读
3页
EMI抑制 MOSFET和控制器及半桥设计
资源详情
资源评论
资源推荐
EMI抑制:采用抑制:采用MOSFET和控制器及半桥设计的多层和控制器及半桥设计的多层 PCB相关相关
指南指南
简介简介
本系列文章的第 1 部分至第 5 部分中,介绍了抑制传导和辐射电磁干扰 (EMI) 的实用指南和示例,尤其是针对采用单片集成
功率 MOSFET 的 DC/DC 转换器解决方案进行了详细介绍。在此基础上,本文继续探讨使用控制器驱动分立式高、低侧功率
MOSFET 对的 DC/DC 稳压器电路适用的 EMI 的抑制技术。使用控制器(例如图 1 所示同步降压稳压器电路中的控制器)的
实现方案具有诸多优点,包括能够增强电流性能,改善散热性能,以及提高设计选择、元器件选型和所实现功能的灵活性。
然而,从 EMI 角度来看,采用分立式 FET 的控制器解决方案与采用集成 FET 的转换器相比,更具挑战性。主要有两方面的
考量因素。首先,在紧凑性方面,采用 MOSFET 和控制器的功率级的印刷电路板 (PCB) 布局比不上采用优化引脚布局和内部
栅极驱动器的功率转换器集成电路 (IC) 。其次,对于死区时间管理,在 MOSFET 开关时间在额定范围的转换器中通常更精
确。因此,体二极管导通时间更短,从而能够改善开关性能并降低与反向恢复相关的噪声。
本文提供与采用 MOSFET 和控制器及半桥设计的多层 PCB 相关指南,以实现出色的 EMI 性能。当务之急是谨慎选择功率级
元器件和适合的 PCB 布局,最大程度地减小关键回路寄生电感。布局示例表明,可以在不牺牲效率或热性能指标的情况下减
少传导电磁辐射。
迎接迎接 EMI 相关挑战相关挑战
产生 EMI 的三个基本要素包括:电噪声源、耦合路径及受扰接收器。应对其中一个或所有基本要素,可以实现干扰抑制,从
而实现合电磁兼容性 (EMC)。在实践中,可以采用多种技术中断耦合路径和/或强化可能的受扰电路,例如插入 EMI 滤波器来
抑制传导干扰,借助屏蔽来降低辐射干扰等。
对于与降压稳压器的不连续输入电流(或升压稳压器的不连续输出电流)相关的低频 EMI 频谱幅值,采用传统的滤波器级进
行处理相对容易。然而,与开关换向期间电压和电流的尖锐边缘相关的高 dv/dt 以及 di/dt 会产生谐波分量,从而导致出现更
大的问题。高电流栅极驱动器(在电压低于 100V 时,通常集成在控制器中)可以以极高的速度开关功率 MOSFET。传统硅
FET 的转换率通常大于 10V/ns和 1A/ns,基于氮化镓 (GaN) 的器件转换率可能更高。我对本文第 2 部分中梯形开关波形的时
域特性与其频谱成分之间的关系进行了研究,阐述了波形的最陡斜率决定高频频谱的渐近包络,因此,采用降低 dv/dt 和 di/dt
的方法有助于降低产生 EMI 的可能性。
除了电压和电流的尖锐边沿之外,与开关波形相关的过冲/下冲及随后产生的振铃也非常棘手。图 2 显示了硬开关同步降压稳
压器的开关节点电压波形。开关节点电压振铃频率范围为 50MHz 至 250MHz,具体取决于寄生功率回路电感的谐振 (LLOOP)
及 MOSFET 输出电容 (COSS)。此类高频分量可以通过近场耦合传播到输出总线、周边元器件或输入电源线,并且难以通过
传统滤波衰减。同步 MOSFET 体二极管反向恢复存在类似的负面作用,当二极管恢复电流流入寄生回路电感时,振铃电压升
高。
图 3 的原理图标出了降压调节器电路 [6] 的关键高频功率回路,代表了具有高转换率电流的电路元件。可以对升压、反相降压-
升压、单端初级侧电感转换器 (SEPIC) 和其他拓扑进行类似检查。最大限度缩减功率回路的面积至关重要,原因是该参数与
寄生电感和相关 H 场传播成正比。主要设计目标是通过减小寄生电感最大程度提升寄生 LC 谐振电路的谐振频率。由此,降
低存储的无功能量总值,减少开关节点电压峰值过冲和振铃。此外,达到临界阻尼因子的等效电阻实际上更低,因此任何振铃
都会更早衰减 - 在高频时的趋肤效应增大回路的寄生电阻时更是如此。
图 3 中,还显示了导通和关断期间高侧和低侧 MOSFET 的栅极驱动器回路。务必遵从功率级布局期间的特殊注意事项(下文
讨论),确保功率回路、栅极回路和共源寄生电感都尽可能低。
实现低实现低 EMI 的的 PCB 布局设计布局设计
以下步骤总结了 DC/DC 稳压器中元器件位置和 PCB 布局的基本准则,以帮助尽可能降低噪声和 EMI 信号。其中一些步骤类
似于第 5 部分中针对采用集成 MOSFET 的基于转换器的设计所介绍的步骤。在后续部分,我将提供 PCB 布局案例研究,探
讨如何优化降压稳压器 EMI 特性。
● 布线及元器件排布布线及元器件排布
● 将所有功率级元器件排布在 PCB 顶部。
— 避免将开关节点覆铜和电感放在底部,以免对 EMI 测试装置的基准平面产生辐射。
● 将 VCC 或 BIAS 的旁路电容放置于靠近各自引脚的位置。
— 在将 AGND 引脚与 GND 相连之前,首先电路中连入 C
VCC
C
BIAS
电容。
● 将临近的自举电容与控制器的 BOOT 和 SW 引脚相连接。
— 利用邻近的接地覆铜屏蔽 CBST 电容和开关节点,降低共模噪声。
● GND 平面设计平面设计
1
白码飞
- 粉丝: 13
- 资源: 14
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0