没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
FIFO.rar_VHDL/FPGA/Verilog_VHDL_
FIFO.rar_VHDL/FPGA/Verilog_VHDL_
共54个文件
asm:7个
vhd:7个
v:7个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
185 浏览量
2021-08-12
04:12:24
上传
评论
收藏
114KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
速度高达130MHz可实现高速数据采集程序源码为Verilog
资源推荐
资源详情
资源评论
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:197
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:181
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:156
秒表verilog 实现,顶层模块,译码模块,计数模块
FIFO.rar_ verilog FIFO_FIFO.v _fifo memory in vhdl_fifo vhdl_ver
浏览:4
fifo.v verilog实现的先进先出存储器
FIFO.rar_fifo_fifo verilog_fifo vhdl
浏览:72
FIFO verilog VHDL
FIFO.tar.gz_fifo_fifo verilog_fifo vhdl
浏览:150
FIFO design VHDL/Verilog design
FIFO.rar_ FIFO verilog _FIFO verilog_fifo_vhdl based fifo_vhdl
浏览:199
512×8bid的FIFO 含工程文件,基于QUARTUsII
fifo.rar_FIFO 深度_VHDL语言fifo_verilog 深度 fifo_verilog编写fifo
浏览:130
深度256的异步fifo 使用verilog语言编写的,能够实现简单的读写,存储功能!
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:186
基于vhdl数字密码锁额外负担二十分我饿贫困方
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览:96
收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:185
步进电机定位控制系统,VHDL程序与仿真
FIFO.rar_SRAM_SRAM 读写 控制_sram_fifo_verilog fifo_vhdl fifo contro
浏览:43
verilog编写的读写fifo的源码,包括sram的读写控制
FIFO.rar_fifo_fifo vhdl_测试文件
浏览:42
利用Verilog实现了一个FIFO,包含几个模块文件,适合初学Verilog的朋友,含测试代码。
FIFO.rar_ FIFO_fifo_fifo-ram_vhdl can_测试程序
浏览:78
verilog开发的FIFO,经过验证,有完整版本的测试程序,经典之作
fifo-code.rar_FIFO VHDL 计数_同步FIFO verilog
浏览:85
Verilog代码:同步\异步FIFO。包含格雷码计数器.
fifo.rar_VHDL/FPGA/Verilog_VHDL_
浏览:198
先入先出FIFO,实现缓存功能,异步的还实现转换频率的功能,在FPGA里十分常用。
VHDL-SUBWAY.rar_VHDL/FPGA/Verilog_VHDL_
浏览:196
基于QuartusII环境下的地铁自动售票系统
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:69
AlteraFPGA的选型及开发,FPGA型号命名规则等等
sp3e_fifo.rar_VHDL/FPGA/Verilog_VHDL_
浏览:182
xilinx spartan3e fifo读写测试工程 仿真通过。全套工程。
uart.zip_FIFO UART_fifo buffer_uart fifo vhdl_verilog uart fifo_
浏览:14
基于verilogHDL实现的UART收发,带FIFO缓存。
[VHDL+Verilog]两种语言分别设计的FIFO源码.zip
浏览:53
5星 · 资源好评率100%
[VHDL+Verilog]两种语言分别设计的FIFO源码: ch_fifo.v fifo_2048x8.v fifo_status.v pn_correlation.v pn_correlation_fsm.v pn_correlator.v module ch_fifo(rd_clk, wr_clk, reset, data_ch, rd_data, rd, pn_...
fifo2.rar_VHDL/FPGA/Verilog_VHDL_
浏览:57
一种简单的FIFO的verilog代码,有利于理解FIFO的工作原理
收起资源包目录
FIFO.rar
(54个子文件)
高速FIFO(Verilog设计)速度高达130Mhz
fifo
nlint.bat
134B
nlint
nLint.exeLog
compiler.log
946B
turbo.log
511B
nLint.rc
2KB
nLint.ds
16B
nlReport.rdb
25KB
nLint.rc
2KB
src
wptr_full.v
2KB
fifomem.v
2KB
sync_w2r.v
1KB
rptr_empty.v
2KB
fifo1.v
3KB
sync_r2w.v
1KB
test.v
4KB
sim
script
transcript
2KB
t1
2KB
sim.do
62B
t4.rc
2KB
work
rptr_empty
_primary.vhd
477B
verilog.asm
14KB
_primary.dat
931B
fifomem
_primary.vhd
561B
verilog.asm
9KB
_primary.dat
596B
_info
1KB
fifo1
_primary.vhd
629B
verilog.asm
11KB
_primary.dat
1KB
sync_r2w
_primary.vhd
337B
verilog.asm
5KB
_primary.dat
346B
sync_w2r
_primary.vhd
337B
verilog.asm
5KB
_primary.dat
365B
test
_primary.vhd
367B
verilog.asm
24KB
_primary.dat
3KB
wptr_full
_primary.vhd
475B
verilog.asm
18KB
_primary.dat
1KB
prepare.do
434B
fifo.fsdb
40KB
t2
2KB
t3
2KB
run.f
191B
debussy
Debussy.exeLog
compiler.log
401B
Debussy.exe.cmd.bak
118B
ToNetlist.log
0B
Debussy.exe.cmd
11KB
debussy.rc
26KB
turbo.log
258B
debussy.rc
26KB
syn
sim.bat
130B
使用说明请参看右侧注释====〉〉.txt
774B
共 54 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
vodPcdnMSdkPeerId.log
Amesim 压缩机的模型输入 AC-Comp.mp4
PPP协议模拟的思科源文件
3333333333333333
WX小程序源码无后台找电影视频小程序
海信智能电视刷机数据 LED39K280J3D(0111)BOM2 生产用软件数据 务必确认机编一致 强制刷机 整机USB升级程
基于Java的爱分享论坛设计源码 - ishare
植物大战僵尸杂交版在线下载
selenuim自动审批工具
WX小程序源码无后台运动荟小程序
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功