没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
EDA.zip_VHDL/FPGA/Verilog_VHDL_
EDA.zip_VHDL/FPGA/Verilog_VHDL_
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
165 浏览量
2021-08-11
22:57:38
上传
评论
收藏
746KB
ZIP
举报
温馨提示
五一特惠:¥9.90
19.90
彩灯控制系统及状态机程序设计,主要源程序及仿真图、状态图
资源推荐
资源评论
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:185
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:124
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
audio_verilog.zip_Verilog音频_fpga录音_vhdl录音_录音 播放_音频 verilog
浏览:155
5星 · 资源好评率100%
AUDIO音频模块AN831的录音及播放FPGA代码,测试通过
1_02_FullAdd4.zip_VHDL fulladder_fulladd verilog_verilog IP_模加 v
浏览:112
四位元全加器,為Verilog/VHDL構成的IP模組電路
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:19
FIR滤波器,verilog/VHDL编写,可以正常使用
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:158
Quartus_II使用教程
EDA.zip_VHDL/FPGA/Verilog_Verilog_
浏览:132
利用EDA设计加法器减法器,结合数电知识
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:55
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
D.zip_VHDL/FPGA/Verilog_VHDL_
浏览:165
利用时钟信号实现同步D触发器的功能的vhdl代码
rmii_rmii协议_RMII_VHDL/FPGA/Verilog_
浏览:71
5星 · 资源好评率100%
RMII协议参考/值得借鉴,中文说明文档解释文档。小伙伴速来围观
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:174
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
fpga-verilog.zip_FPGA verilog_audio fpga_fpga音频_音频 VHDL_音频 veri
浏览:163
基于fpga-verilog的音频设计,实现音频功能
H.264_VHDL.zip_264_h.264 in vhdl_h.264 vhdl_vhdl_vhdl h264
浏览:20
VHDL语言实现H.264的opencore,内涵说明文档、源码和文献等资料。
ata.zip_ vhdl disk_ata_ata verilog_ata vhdl_in
浏览:73
ata hard disk init in vhdl
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:107
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
EDA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:189
EDA数字时钟设计程序报告!!!!!!!!!!!!!!!
EDA_VHDL_1C3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:156
GW48EDA_PKx实验系统箱上的例程、供初学者参考学习
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:60
基于vhdl数字密码锁额外负担二十分我饿贫困方
DianZiZhong.zip_VHDL-FPGA-Verilog_verilog 数字钟_verilog数字钟_数字钟 ver
浏览:134
5星 · 资源好评率100%
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:150
FIR滤波器,verilog编写,可以正常使用,很好
tanchise.zip_VHDL贪吃蛇_verilog 游戏_verilog 贪吃蛇_vhdl 贪吃蛇_游戏
浏览:141
Verilog完成8*8贪吃蛇的游戏编码
IPM_Modulecode.zip_VHDL 伺服_fpga pmsm_pmsm fpga_vhdl 伺服_伺服 FPGA
浏览:174
以 Altera 公司的 FPGA 芯片为核心,采用模块化设计方法,利用 VHDL 语言对 PMSM 伺服控制系统的软件部分进行设计并验证其正确性
jpeg_vhdl.zip_VHDL输出图像_fpga-jpeg_fpga实现 jpeg_jpeg fpga_vhdl 图像
浏览:100
5星 · 资源好评率100%
vhdl实现静态图像压缩JPEG的主要程序。基于FPGA芯片。
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:127
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor
VHDL_BCD28.zip_VHDL/FPGA/Verilog_VHDL_
浏览:90
vhdl code for BCD tranfer to 8 (LED light)
uart.zip_VHDL/FPGA/Verilog_VHDL_
浏览:14
vhdl语言的串口发送/接收模块,本人用在多个工程,很好用。
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
Android开发应用实战练习.docx
自动驾驶中不同轴点的车辆运动学模型.pdf
jadx-gui-1.5.0-no-jre-win.exe
间隔连续登录.sql
微信小程序源码 车源宝 二手车交易平台 源码下载
人工智能项目资料-基于yolov5识别算法实现的DNF自动脚本源码(优质项目).zip
微信小程序源码 实现 城市切换 demo 根据城市首字母排序城市 选择城市
基于yolov5识别算法实现的DNF自动脚本源码(优质项目).zip
AON7418 产品规格书pdf
AON7410 产品规格书pdf
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功