没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
TI_DSP_617.rar_VHDL/FPGA/Verilog_Others_
TI_DSP_617.rar_VHDL/FPGA/Verilog_Others_
共21个文件
cmd:12个
mod:4个
txt:2个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Others
0 下载量
78 浏览量
2021-08-11
22:44:26
上传
评论
收藏
24KB
RAR
举报
温馨提示
618特惠:¥9.90
19.90
在Davinci下的FPGA逻辑控制程序
资源推荐
资源详情
资源评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:20
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:4
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:135
基于vhdl数字密码锁额外负担二十分我饿贫困方
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:182
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:193
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
BCD_count_00_23.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览:43
bcd counter vhdl in fpga
advanced_fpga_qinghua.rar.rar_VHDL/FPGA/Verilog_VHDL_
浏览:139
FPGA设计高级进阶(清华大学电子工程系)
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:65
秒表verilog 实现,顶层模块,译码模块,计数模块
modulate.rar_VHDL/FPGA/Verilog_Others_
浏览:43
nios软核的中断机制,可编程单片系统,嵌入式软核
VGA.rar_VHDL/FPGA/Verilog_Others_
浏览:9
VGA标准释义 VGA standard definition
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:183
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
Quart...rar_VHDL/FPGA/Verilog_Others_
浏览:159
本学习主要是学习quartus调用modelsim 进行仿真的实验视屏
wb_lpc_latest.tar.gz_And Yet ..._LPC BIT I/O_VHDL DMA_WISHBONE L
浏览:103
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read and Write cycles, 8-bit Memory Read/Write cycles, DMA cycles, and up to 32-bit Firmware memory read/.
05_seg_test.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览:128
基于FPGA
spi_op_core.rar_SPI VHDL_spi_spi verilog_spi_op_core.rar_verilog
浏览:127
5星 · 资源好评率100%
SPI协议的Verilog编程,包括时钟的产生模块,控制模块等
dct.rar_DCT vhdl_dct_dct_verilog_dctofjpeg.rar_verilog dct
浏览:170
里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:50
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:44
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
33017ram(1).rar_VHDL/FPGA/Verilog_Others_
浏览:97
基于FPGA的片没ram的读写功能代码,能够写入和读出16bit的数据,适合初学者学习和模仿使用
lcd1602.rar_VHDL/FPGA/Verilog_Others_
浏览:123
本代码在FPGA上使用Verilog编程语言实现LCD1602驱动(使用状态机)
svpwm.rar_VHDL/FPGA/Verilog_Others_
浏览:64
5星 · 资源好评率100%
SVPWM verilog source code
16通道DDR的LVDS接口(VHDL_Verilog_and_doc).rar
浏览:10
16通道DDR的LVDS接口(VHDL_Verilog_and_doc).rar
Sdram_Control_4Port.rar_VHDL/FPGA/Verilog_Others_
浏览:92
5星 · 资源好评率100%
使用verilog HDL写的sdram(SDR)的控制器源代码,具有很好的可移植性,试验的例子已经通过QuartusII 9.0编译通过,可以运行在cycloneII上
AHB_to_Wishbone_Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:86
该源代码包是AHB总线到Wishbone总线的交接器,包括以下4个部分:RTL源代码,测试平台,软件测试程序,说明文档。
uart_regs.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_
浏览:62
简单的串口例程src目录下为设计源文件。core为Altera的IP宏功能模块。sim\funcsim为功能仿真文件。sim\parsim为时序仿真文件。dev为工程文件(包含了约束,综合、布局布线的过程文件和结果文件)。
E1116R_cfg1.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_
浏览:97
该代码用于配置E1116R芯片初始化参数
收起资源包目录
TI_DSP_617.rar
(21个子文件)
在Davinci下的FPGA下载程序(测试通过)
使用说明请参看右侧注释===〉〉.txt
771B
fpgaload
.drvtest.ko.cmd
202B
使用说明请参看右侧注释===〉〉.txt
771B
.eeprom.mod.o.cmd
8KB
.fpgaload.mod.o.cmd
8KB
.spi-uart.ko.cmd
210B
.spi-uart.o.cmd
10KB
fpgaload.c_bak
4KB
.tmp_versions
fpgaload.mod
87B
spi-uart.mod
87B
eeprom.mod
85B
drvtest.mod
83B
.drvtest.o.cmd
10KB
.eeprom.o.cmd
10KB
.eeprom.ko.cmd
206B
Makefile
328B
.spi-uart.mod.o.cmd
8KB
.fpgaload.o.cmd
10KB
fpgaload.c
5KB
.fpgaload.ko.cmd
210B
.drvtest.mod.o.cmd
8KB
共 21 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
测试bootstrap表格插件,表格分页插件
124124212421
信号处理的基本概念和运算.pdf
php本科期末复习资料.zip
2000-2023.7各省趋势与分析数据集.xlsx
六级作文模板万能句型分享
全国大学生建模大赛电工杯建模项目的题目
信号与系统三种变换:拉普拉斯变换、傅里叶变换包括连续和离散、以及用于处理离散系统的Z变换
数据库管理工具:dbeaver-ce-23.0.5-amd64.deb
数据库管理工具:dbeaver-ce-24.0.3-stable.x86-64.rpm
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功