没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
Switch-test.zip_VHDL/FPGA/Verilog_C/C++_
Switch-test.zip_VHDL/FPGA/Verilog_C/C++_
共1个文件
c:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
C/C++
0 下载量
45 浏览量
2021-08-11
20:38:10
上传
评论
收藏
905B
ZIP
举报
温馨提示
限时特惠:¥9.90
19.90
开关量测试程序 硬件: AT89S52 STC89C52 开关量输出传感器 说明: LED显示传感器状态
资源推荐
资源详情
资源评论
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:145
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:98
Quartus_II使用教程
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:31
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:56
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
lcd_test.zip_VHDL/FPGA/Verilog_VHDL_
浏览:65
LCD显示 可以从A到Z 循环显示 基于xilinx板子
D.zip_VHDL/FPGA/Verilog_VHDL_
浏览:164
利用时钟信号实现同步D触发器的功能的vhdl代码
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:161
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
DianZiZhong.zip_VHDL-FPGA-Verilog_verilog 数字钟_verilog数字钟_数字钟 ver
浏览:162
5星 · 资源好评率100%
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:190
FIR滤波器,verilog编写,可以正常使用,很好
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:72
FIR滤波器,verilog/VHDL编写,可以正常使用
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:74
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:96
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor
FPGA.zip_VHDL/FPGA/Verilog_VHDL_
浏览:85
vga的图像动态显示,用verilog编写,运行成功。对初学者很有帮助。
chap7.zip_VHDL/FPGA/Verilog_VHDL_
浏览:87
本程序是关于学习VERILOG语言的案例,方便读者快速掌握VERILOG语言的基本语法,操作等
pipe.zip_VHDL/FPGA/Verilog_VHDL_
浏览:82
pipe lining.It is based on multiple pipe lining.Pipe lining concept utilized in processors.
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:11
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
spi-master-verilog_and_VHDL
浏览:46
GITHUB上一个非常好用的SPI开源代码,代码风格极好,注释清晰,结构简单,使用方便,初学者可以作为学习参考,有Verilog和VHDL两个版本。 -----------------------------------------------------------------------...
VHDL-key.zip_VHDL key
浏览:31
VHDL语言程序,具有按键消抖哦,程序比较简单,易明白,欢迎大家下载哦!!!
ref-sdr-sdram-vhdl.rar_FPGA SDR_FPGA VHDL_SDR vhdl _VHDL FPGA SD
浏览:77
FPGA连接SDRAM的源程序,VHDL语言实现,功能基本完全。应用效果好。
New-WinRAR-ZIP-archive.zip_vhdl snake game_zip
浏览:131
snake game with two backgrounds
crc.zip_VHDL/FPGA/Verilog_VHDL_
浏览:55
基于FPGA VerilogHDL 的crc的算法。
PPRAM-test.zip_VHDL/FPGA/Verilog_VHDL_
浏览:17
乒乓缓存,用vhdl编写,用fpga内部ram
uart.zip_VHDL/FPGA/Verilog_VHDL_
浏览:186
vhdl语言的串口发送/接收模块,本人用在多个工程,很好用。
VHDL_BCD28.zip_VHDL/FPGA/Verilog_VHDL_
浏览:155
vhdl code for BCD tranfer to 8 (LED light)
fpga-verilog.zip_FPGA verilog_audio fpga_fpga音频_音频 VHDL_音频 veri
浏览:60
基于fpga-verilog的音频设计,实现音频功能
LCD12864-display-english.zip_VHDL LCD12864_english
浏览:162
利用VHDL进行嵌入式设计编程,利用LCD12864模块显示英文字符
Key-debounce-display.zip_VHDL数码管按键
浏览:51
按键通过状态机消抖,通过数码管将值显示出来。已经调试好,可直接用
async--RS232.zip_RS232Verilog_fpga asy_rs232 vhdl_rs232verilog代码
浏览:162
async--RS232VERILOG HDL原代码
收起资源包目录
Switch-test.zip
(1个子文件)
Switch test.c
2KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
求字符串长度的函数.rar
西门子200Smart程序雷
cnn卷积神经网络.rar
JTYDN-1.38.1.3.5c31e887.0520.prod.release.apk.1.1.1
JAVA基于局域网的聊天室系统(源代码+lw).zip
M25P16 flash的仿真模型
JAVA基于遗传算法的中药药对挖掘系统的设计与实现(源代码+lw).zip
java进销存管理系统(jsp+mssql).zip
GEOS 是一个用于处理几何对象的强大 C++ 库
JAVA局域网监听软件的设计与开发(源代码+lw).zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功