没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
work.rar_VHDL/FPGA/Verilog_VHDL_
work.rar_VHDL/FPGA/Verilog_VHDL_
共2个文件
lnk:1个
doc:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
58 浏览量
2021-08-11
20:07:48
上传
评论
1
收藏
579KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
这里面包含了从易到难的6个很经典的verilog例子,有序列检测器,3位乘法器,数字报表等
资源推荐
资源详情
资源评论
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:11
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:20
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:88
Introduction to VHDL
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:122
FIR滤波器,verilog/VHDL编写,可以正常使用
VHDL.rar_butter_vhdl use work._vhdl中use work
浏览:136
打开代码去掉其中的use work.butter_lib.all ,便基本可以应用
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:105
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
rmii_rmii协议_RMII_VHDL/FPGA/Verilog_
浏览:3
5星 · 资源好评率100%
RMII协议参考/值得借鉴,中文说明文档解释文档。小伙伴速来围观
FPGA_SSI.rar_FPGA ssi vhdl_FPGA与SSI_SSI FPGA_ssi verilog_vhdl
浏览:125
5星 · 资源好评率100%
文档中的verilog代码实现了FPGA与SSI总线的数据协议链接
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:164
秒表verilog 实现,顶层模块,译码模块,计数模块
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:65
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:122
步进电机定位控制系统,VHDL程序与仿真
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览:62
收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。
hardh264.rar_H 264 fpga_H.264_h.264 fpga_hardh264_vhdl h.264 解压
浏览:31
5星 · 资源好评率100%
H.264的VHDL描述,可直接在FPGA上仿真运行,也可供学习用
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:74
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
dct.rar_DCT vhdl_dct_dct_verilog_dctofjpeg.rar_verilog dct
浏览:139
里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:170
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
PWM_VerilogHDL.rar_PWM Verilog HDL _VHDL-FPGA-Verilog_altera_pw
浏览:80
5星 · 资源好评率100%
altera公司网站上的详细的PWM设计的Verilog hdl源程序,大多数都采用这个
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:63
这是一篇关于在可编程逻辑器件(CPLD)上实现一个8 比特的图形处理器GPU的报告
VHDL-SUBWAY.rar_VHDL/FPGA/Verilog_VHDL_
浏览:37
基于QuartusII环境下的地铁自动售票系统
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:107
小M序列发生器。序列长度为7。方便修改。
VHDL-zhengtongbutiqu.rar_VHDL/FPGA/Verilog_VHDL_
浏览:194
基于VHDL帧同步提取建模与设计 该设计主要是在一帧数据的前后插入巴克码
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:156
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
DDS.rar_DDS_FPGA DDS_FPGA Verilog DDS_dds verilog_verilog dds
浏览:105
DDS FPGA Verilog vhdl
FPGA.rar_FPGA VHDL_FPGA VHDL_FPGA实例_fpga
浏览:83
FPGA经典实例……………………………………………………………………………………
pingpang.rar_fpga 乒乓_pingpang FPGA_pingpang.rar fpga_vhdl ping
浏览:27
FPGA设计中乒乓设计的源代码
uartsourcecode.rar_UART VHDL_fpga uart_uart fpga_verilog Uart
浏览:115
uart的FPGA模块,基于VHDL、verilog语言
UART.rar_VHDL-FPGA-Verilog_fpga_uart
浏览:130
Verilog实现UART数据收发,晶振默认50MHz,波特率默认9600
收起资源包目录
work.rar
(2个子文件)
Quartus II 9.0 (32-Bit).lnk
2KB
work.doc
688KB
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
NX二次开发uf4401 函数介绍
multisim数字电路课程设计-出租车自动计费器multisim源文件+课设文档说明.zip
电脑知识截图(自用,没有太多内容)
一个简单的示例演示如何使用 Python 处理 JSON 数据
FPGA读写DDR3模块3-aatb-fdma-controller-wr
Shader Graph Markdown 1.5.0
办公自动化期末作业.xlsx
FPGA读写DDR3模块1-fdma-controller-wr修改版本
导向辊运动控制ABAQUS子程序vuamp
使用html加css庆祝端午节
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功