没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
7-segment-display-decoder-design.rar_VHDL/FPGA/Verilog_VHDL_
7-segment-display-decoder-design.rar_VHDL/FPGA/Verilog_VHDL_
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
176 浏览量
2021-08-11
19:53:31
上传
评论
收藏
703KB
RAR
举报
温馨提示
限时特惠：¥9.90
19.90
用7段数码显示译码器的设计。7段数码是纯组合电路，通常的小规模专用IC。
资源推荐
资源评论
BCD_7SegFPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览：110
Implement a generic converter BCD to Display 7 segment in a FPGA
Vhdl.rar_Game Seven_VGA VHDL_VGA + vhdl_VHDL VGA_vhdl
浏览：77
GAME.vhdl, VGA.vhdl VGA module.vhdl seven segment.vhdl
rtl.rar_led Verilog_verilog 7segment
浏览：3
led and 7segment with verilog
Exp-09-BCD-7Segment.rar_BCD/7-segment
浏览：75
BCD 7SEGMENT USING MATLAB SOFTWARE
design.rar_VHDL/FPGA/Verilog_VHDL_
浏览：8
基于vhdl的dds发生器，精度可达到1Hz，包含正弦波，三角波，方波
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览：71
基于vhdl数字密码锁额外负担二十分我饿贫困方
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览：5
计数显示电路。由十进制计数器模块（BCD_CNT）、分时总线切换电路模块（SCAN）和七段显示译码器电路模块（DEC_LED）构成。输入端口为为十进制计数器时钟clk，异步复位清零信号reset，分时总线切换电路时钟clkdsp。在reset信号为1时，电路复位不工作；在reset信号为0时，在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
7seg-Basys.rar_7segment_7segment.rar_basys_basys doc
浏览：138
Display LED 7segment with Basys Kit, work ok!
7-segment-display-0-to-9.rar_0到9
浏览：56
7段数码管显示0到9的数字，已经通过测试，可以实现仿真
color-segment-by-k-means.rar_K._color algorithm_k mean segment_k
浏览：5
Here we use k-mean algorithm to fuse the colorspace for segmentation
segment.zip_VHDL/FPGA/Verilog_VHDL_
浏览：198
vhdl code for segment
display.rar_VHDL/FPGA/Verilog_VHDL_
浏览：103
display_stim.vhdl Testbench for display Benchmark
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览：192
秒表verilog 实现，顶层模块，译码模块，计数模块
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览：136
实现对文本的检测，实现关键字的过滤，开发工具 ISE14.1以上
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览：100
求模程序。。没有调用ip核，根据数学算法，逼近的思想，来编写的求模程序
kmeans-segment.rar_K-Means图像分割_K._Kmeans_kmeans segment_means
浏览：181
利用k-means算法进行图像分割，效果较好
seven_seg.zip_ISE_verilog 7 segment_verilog 7segment_verilog ISE
浏览：152
Verilog, 7segment, ISE
SEG7_Timer.rar_segment verilog
浏览：71
七段数码管时钟显示的verilog程序，开发环境quartusII7.0
chinese-word-segment.rar_ChineseWordSegment_chinese segme_chines
浏览：73
一个的文本分割程序，采用了改变的最大长度切分结合统计分词方法。
sfs.rar_FH DS_The Show_dw_dw vhdl
浏览：93
DDATA SEGMENT MES1 DB The least number is:$ MES2 DB 0AH,0DH, The largest number is:$ NUMB DB 0D9H,07H,8BH,0C5H,0EBH,04H,9DH,0F9H DDATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DDATA START: MOV AX,...
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览：68
小M序列发生器。序列长度为7。方便修改。
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览：74
步进电机定位控制系统，VHDL程序与仿真
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览：78
这是一篇关于在可编程逻辑器件（CPLD）上实现一个8 比特的图形处理器GPU的报告
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览：71
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览：35
收集的130例的Verilog语言设计实例，真心奉献，大家一定要努力学习，共同进步。
CODES-SEGMENT.rar_微机segment
浏览：65
大学电子信息工程微机原理实验1--在指定目的地址置数
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
限时特惠：¥9.90
19.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
P1705 爱与愁过火，实现代码
知识蒸馏-基于Pytorch实现各种知识蒸馏KD集合-附项目源码-优质项目实战.zip
9_base.apk
Javaweb物资管理系统项目
MATLAB数字信号处理仿真系统（GUI）
基于MSComm控件进行串口通讯，可进行相应的通讯设置
基于 VC++实现的双机互联程序，通过串口在两台计算机之间建立连接，按照自定义串口通信协议
MATLAB平面参数测量系统（GUI，面积，周长参数）.zip
基于 VC++实现的完整串口通信程序，TCPIP协议 UDP协议 短连接，长连接，定时器 等
基于QT的局域网聊天室
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
