没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
updown.zip_VHDL/FPGA/Verilog_VHDL_
updown.zip_VHDL/FPGA/Verilog_VHDL_
共3个文件
zip:2个
vhd:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
194 浏览量
2021-08-11
16:59:15
上传
评论
收藏
2KB
ZIP
举报
温馨提示
限时特惠:¥9.90
19.90
VHDL Programmes -2 for dumping on FPGA
资源推荐
资源详情
资源评论
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:137
Quartus_II使用教程
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:190
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:193
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
方案二.zip_VHDL/FPGA/Verilog_VHDL_
浏览:162
5星 · 资源好评率100%
本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计,系统由AGC(自动增益控制)电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成,其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致,比较电路将前级电路输出的信号转换成CPLD
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:150
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:188
FIR滤波器,verilog/VHDL编写,可以正常使用
rmii_rmii协议_RMII_VHDL/FPGA/Verilog_
浏览:39
5星 · 资源好评率100%
RMII协议参考/值得借鉴,中文说明文档解释文档。小伙伴速来围观
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:35
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:48
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:77
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
chap7.zip_VHDL/FPGA/Verilog_VHDL_
浏览:128
本程序是关于学习VERILOG语言的案例,方便读者快速掌握VERILOG语言的基本语法,操作等
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:198
基于vhdl数字密码锁额外负担二十分我饿贫困方
uart.zip_VHDL/FPGA/Verilog_VHDL_
浏览:66
verilog写的uart程序,在开发板上实验通过的
DianZiZhong.zip_VHDL-FPGA-Verilog_verilog 数字钟_verilog数字钟_数字钟 ver
浏览:122
5星 · 资源好评率100%
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时
H.264_VHDL.zip_264_h.264 in vhdl_h.264 vhdl_vhdl_vhdl h264
浏览:37
VHDL语言实现H.264的opencore,内涵说明文档、源码和文献等资料。
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:199
FIR滤波器,verilog编写,可以正常使用,很好
IPM_Modulecode.zip_VHDL 伺服_fpga pmsm_pmsm fpga_vhdl 伺服_伺服 FPGA
浏览:28
以 Altera 公司的 FPGA 芯片为核心,采用模块化设计方法,利用 VHDL 语言对 PMSM 伺服控制系统的软件部分进行设计并验证其正确性
FPGA.zip_D/A_FPGA VHDL
浏览:129
⑴实验要求基本要求: ①设置一个复位键,按下按键输出电压清零 ②设置两个功能键,控制输出电压以0.2V的步长进行加减。
tanchise.zip_VHDL贪吃蛇_verilog 游戏_verilog 贪吃蛇_vhdl 贪吃蛇_游戏
浏览:157
Verilog完成8*8贪吃蛇的游戏编码
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:60
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
jpeg_vhdl.zip_VHDL输出图像_fpga-jpeg_fpga实现 jpeg_jpeg fpga_vhdl 图像
浏览:100
5星 · 资源好评率100%
vhdl实现静态图像压缩JPEG的主要程序。基于FPGA芯片。
audio_verilog.zip_Verilog音频_fpga录音_vhdl录音_录音 播放_音频 verilog
浏览:27
5星 · 资源好评率100%
AUDIO音频模块AN831的录音及播放FPGA代码,测试通过
beep.zip_VHDL beep_Verilog 蜂鸣器_Verilog蜂鸣器_buzzer verilog_verilog
浏览:60
5星 · 资源好评率100%
蜂鸣器播放《友谊地久天长》乐曲,使用Verilog编写
fpga-verilog.zip_FPGA verilog_audio fpga_fpga音频_音频 VHDL_音频 veri
浏览:130
基于fpga-verilog的音频设计,实现音频功能
LFSR.zip_VHDL LF_VHDL LFSR_lfsr veril_lfsr vhdl_verilog LF
浏览:46
自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具
收起资源包目录
updown.zip
(3个子文件)
shifter.zip
579B
updown.vhd
416B
fulladdersubtractor.zip
441B
共 3 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
py作业.zip
Keil的V5编译器安装包
有手就行的闯关游戏,好玩
模块12.cpp
有关C语言的训练习题的分享
射击蝙蝠的游戏,比较粗糙,只要1积分
lvs资源包,rpm资源
2023级软件2班孙雅倩202391880233(4).zip
Linux常用软件,rpm包形式
恐龙小游戏,两个恐龙对战吧!!!
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功