没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
program.rar_VHDL/FPGA/Verilog_VHDL_
program.rar_VHDL/FPGA/Verilog_VHDL_
共1个文件
doc:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
11 浏览量
2021-08-11
15:23:31
上传
评论
收藏
10KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
用VHDL语言编一些小程序,实现简单的功能
资源推荐
资源详情
资源评论
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:198
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:12
基于vhdl数字密码锁额外负担二十分我饿贫困方
AD_DA_Chip_test_program.rar_VHDL/FPGA/Verilog_VHDL_
浏览:17
AD DA芯片测试程序 (开发环境keilC51+Quartus7.2)
str.rar_VHDL/FPGA/Verilog_C#_
浏览:187
30-digit of two number as a string multiplier program.
DECODER4_8.rar_VHDL/FPGA/Verilog_VHDL_
浏览:28
4:8 decoder program in VHDL using XiIlinx tool
Function-Generator.rar_VHDL/FPGA/Verilog_VHDL_
浏览:98
5星 · 资源好评率100%
函数发生器,VHDL的综合实验可以产生不同的函数,并将它输出。1479802This program prints Weekdays of specified date. It even prints calendar of a given year too.
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:114
秒表verilog 实现,顶层模块,译码模块,计数模块
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:189
小M序列发生器。序列长度为7。方便修改。
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:8
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:81
步进电机定位控制系统,VHDL程序与仿真
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:67
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
EDK_Program.zip_VHDL/FPGA/Verilog_VHDL_
浏览:37
EDk的一些程序,可以当做示例来参考。开发环境为ISE10.0或更高版本。
vlsi_lab_programs.rar_VHDL/FPGA/Verilog_Others_
浏览:113
this contains the program on verilog
Here-is-a-program-for-BCD-to-7.rar_VHDL/FPGA/Verilog_VHDL_
浏览:73
vhdl coding for ldpc
spartan5.zip_VHDL/FPGA/Verilog_VHDL_
浏览:171
vhdl program for adc of spsrtan 3e
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:81
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width ...
DS18B20-VHDL-program.zip_VHDL/FPGA/Verilog_QT_
浏览:120
DS18B20的VHDL程序
detector-de-flancos.rar_VHDL/FPGA/Verilog_VHDL_
浏览:118
Programa de detección de flancos usado para pulsadores
Verilog-basic-program.zip_VHDL/FPGA/Verilog_PDF_
浏览:173
学习nios的文件,基础verilog的学习,有助于提高嵌入式的理解
Electronic-organ-program-design-implementation-an_VHDL/FPGA/Verilog_VHDL_
浏览:84
Electronic organ program design implementation and simulation of vhdl source code
fm_parcial.rar_VHDL/FPGA/Verilog_matlab_
浏览:200
this is a simulation fm in simulink mathlab this is one program with pll
TL866.rar_VHDL/FPGA/Verilog_Windows_Unix_
浏览:81
program to work with the programmer TL866
SD_program.zip_VHDL/FPGA/Verilog_C/C++_
浏览:13
HY-TFT320彩屏程序 基于51 接线说明已在其中程序分为5部分
program-mahasiswa.zip_VHDL/FPGA/Verilog_Visual_C++_
浏览:27
program student entering data on txt file
Qos_OLSR_process_model.rar_VHDL/FPGA/Verilog_C++_Builder_
浏览:116
program for hz blah blah
udcounter.v.zip_VHDL/FPGA/Verilog_VHDL_
浏览:94
this program is for 8 bit up counter
收起资源包目录
program.rar
(1个子文件)
program.doc
47KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
史上最全架构师技术图谱
机器人实现取料上料动作
VBA读、写入金山在线文档.xlsm
Java架构师技术图谱
基于OpenCV+QT的掌静脉识别系统C++源码+GUI界面+文档说明(高分项目)
记录抖音热榜、明星榜、直播榜、音乐榜和品牌榜,每小时更新,按天归档.zip
本地js同步数据到智能表格云文档.xlsm
删除顺序表中指定值的所有元素.md
tomcat startup.bat一闪而过.md
stc89c52单片机.md
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功