没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
__ashrdi3.rar_VHDL/FPGA/Verilog_Unix_Linux_
__ashrdi3.rar_VHDL/FPGA/Verilog_Unix_Linux_
共3个文件
c:3个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Unix_Linux
0 下载量
140 浏览量
2021-08-11
15:18:45
上传
评论
收藏
2KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
ashrdi3(unsigned long long value.
资源推荐
资源详情
资源评论
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:197
秒表verilog 实现,顶层模块,译码模块,计数模块
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:44
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:65
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:184
基于vhdl数字密码锁额外负担二十分我饿贫困方
freq_counter(Verilog).rar_VHDL/FPGA/Verilog_Windows_Unix_
浏览:3
数字频率计FPGA代码,用verilog语言实现。
bat_iv_ogm.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:130
update the ring buffer with the given value.
DE2_70_TV.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:149
YUV 信号转化为RGB 色彩信号。采用SDRAN
ti.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:177
CM_CLKEN_PLL.EN bit values - not all are available for every DPLL.2791602了解git的本质,中国版。 “Pro git”中国版PDF。值得一看,加薪必备啊〜
sources_1.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览:130
自己写的测试xilinx DDR接口的代码。
programm.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_
浏览:6
xilinx使用vitis烧写mcs或者bit的操作步骤,属于入门级别的
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:4
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
conv_encoder.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:162
TD-LTE中(3.1.7)咬尾卷积码编码器verilog代码
spi_slave.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:83
SPI功能模型,可以用于SPI的仿真验证工作,对其进行测试
timblogiw.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:155
timblogiw.c timberdale FPGA LogiWin Video In driver.
barriers.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:185
OMAP APLL clock support.
WAVEFORMS.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:73
PWM is used in all sorts of power control and converter circuits. Some common examples include motor control
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:119
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:154
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:112
小M序列发生器。序列长度为7。方便修改。
rbl1d4ip.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览:194
four input convolution in verilog
div12.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览:49
VHDL实现的分频器,12分频。。。。。。
bist.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:198
design for test Test and Design-for-Test for memory bist
tt_nios_hardware_tutorial.zip_VHDL/FPGA/Verilog_Unix_Linux_
浏览:193
Altera NIOS II Hardware Tutorial
omap-serial.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:89
Driver for OMAP-UART controller.
pcie-octeon.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:141
Module parameter to disable PCI probing.
task-and-function.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:113
关于verilog任务和函数的具体说明,有例子
收起资源包目录
__ashrdi3.rar
(3个子文件)
__avr32_asr64.c
560B
__avr32_lsl64.c
559B
__ashrdi3.c
1KB
共 3 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
代理模式的定义以及应用场景
DICOM文件批量修改病人名,医院名等
E22314054 魏润财.zip
海思芯片的交叉编译工具
基于Vue的在线职业培训试卷设计源码 - vocational-training
JeeSite快速开发平台,不仅仅是一个后台开发框架,它是一个企业级快速开发解决方案
指令调度和延迟分支.zip
IMG_0001.CR2.cr2
python-3.12.3-arm64.exe
VcXsrv软件包(运行安装了WSL(Linux子系统Linux)的Linux GUI程序)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功