没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
main.zip_VHDL/FPGA/Verilog_C++_
main.zip_VHDL/FPGA/Verilog_C++_
共1个文件
c:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
5星
· 超过95%的资源
1 下载量
41 浏览量
2021-08-11
14:51:21
上传
评论
收藏
4KB
ZIP
举报
温馨提示
618特惠:¥9.90
19.90
日期显示功能,时间显示功能,秒表计时功能,定时功能。
资源推荐
资源详情
资源评论
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:199
Quartus_II使用教程
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:116
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:102
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
gundong.zip-VHDL/FPGA/Verilog-Verilog-VHDL/FPGA/Verilog-Verilog
浏览:26
通过按键输入学号,并循环显示:电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:139
FIR滤波器,verilog/VHDL编写,可以正常使用
rmii_rmii协议_RMII_VHDL/FPGA/Verilog_
浏览:86
5星 · 资源好评率100%
RMII协议参考/值得借鉴,中文说明文档解释文档。小伙伴速来围观
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:151
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:52
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:127
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
uart.zip_VHDL/FPGA/Verilog_VHDL_
浏览:86
vhdl语言的串口发送/接收模块,本人用在多个工程,很好用。
xapp592.zip_VHDL/FPGA/Verilog_VHDL_
浏览:121
5星 · 资源好评率100%
sdi的发送和接收程序,使用XILINX ip核实现
nand_2.zip_VHDL/FPGA/Verilog_VHDL_
浏览:125
在Quartus II中用VHDL语言编写的用真值表来实现的与非门电路程序。
DianZiZhong.zip_VHDL-FPGA-Verilog_verilog 数字钟_verilog数字钟_数字钟 ver
浏览:28
5星 · 资源好评率100%
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:26
FIR滤波器,verilog编写,可以正常使用,很好
ata.zip_ vhdl disk_ata_ata verilog_ata vhdl_in
浏览:2
ata hard disk init in vhdl
1_02_FullAdd4.zip_VHDL fulladder_fulladd verilog_verilog IP_模加 v
浏览:198
四位元全加器,為Verilog/VHDL構成的IP模組電路
H.264_VHDL.zip_264_h.264 in vhdl_h.264 vhdl_vhdl_vhdl h264
浏览:18
VHDL语言实现H.264的opencore,内涵说明文档、源码和文献等资料。
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:52
基于vhdl数字密码锁额外负担二十分我饿贫困方
VHDL_BCD28.zip_VHDL/FPGA/Verilog_VHDL_
浏览:159
vhdl code for BCD tranfer to 8 (LED light)
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:111
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor
tanchise.zip_VHDL贪吃蛇_verilog 游戏_verilog 贪吃蛇_vhdl 贪吃蛇_游戏
浏览:183
Verilog完成8*8贪吃蛇的游戏编码
FPGA.zip_D/A_FPGA VHDL
浏览:135
⑴实验要求基本要求: ①设置一个复位键,按下按键输出电压清零 ②设置两个功能键,控制输出电压以0.2V的步长进行加减。
IPM_Modulecode.zip_VHDL 伺服_fpga pmsm_pmsm fpga_vhdl 伺服_伺服 FPGA
浏览:183
以 Altera 公司的 FPGA 芯片为核心,采用模块化设计方法,利用 VHDL 语言对 PMSM 伺服控制系统的软件部分进行设计并验证其正确性
LFSR.zip_VHDL LF_VHDL LFSR_lfsr veril_lfsr vhdl_verilog LF
浏览:27
自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具
jpeg_vhdl.zip_VHDL输出图像_fpga-jpeg_fpga实现 jpeg_jpeg fpga_vhdl 图像
浏览:180
5星 · 资源好评率100%
vhdl实现静态图像压缩JPEG的主要程序。基于FPGA芯片。
收起资源包目录
main.zip
(1个子文件)
新建文件夹
main.c.c
12KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_44722015
2024-06-06
资源内容详尽,对我有使用价值,谢谢资源主的分享。
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
feeds_tab_manager_simpleTabListCache
Unity ScrollRect Item 定位
物联网2302邢亚坤202302050232心理笔记.doc
SAP 消息号C+811解决方案
map_tplan_3.1.0.18525.pak
peripheral.c
git忽略文件的配置文件
Koloro_v6.2.7.apk
tensorflow-2.8.1-cp310-cp310-win-amd64.whl
tensorflow-gpu-2.8.1-cp310-cp310-win-amd64.whl
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功