没有合适的资源?快使用搜索试试~ 我知道了~
full_adder.zip_VHDL/FPGA/Verilog_VHDL_
共68个文件
regkeys:32个
__stored_object_table__:2个
v:2个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 199 浏览量
2021-08-11
13:19:29
上传
评论
收藏 151KB ZIP 举报
温馨提示
用verilog语言编写的全加器模块代码,在ISE软件环境下编译开发,希望对大家有所帮助!
资源推荐
资源详情
资源评论
收起资源包目录
full_adder.zip (68个子文件)
full_adder
full_adder.restore 53KB
isim.log 761B
.lso 6B
full_adder_xdb
tmp
ise
__OBJSTORE__
STE
ProjectNavigatorGui
GuiProjectData_StrTbl 425B
GuiProjectData 224B
Autonym
common
xreport
Gc_RvReportViewer-Module-DataFactory-Default_StrTbl 10KB
Gc_RvReportViewer-Current-Module_StrTbl 22B
Gc_RvReportViewer-Current-Module 27B
Gc_RvReportViewer-Module-Data-half_adder_StrTbl 10KB
Gc_RvReportViewer-Module-Data-half_adder 293B
Gc_RvReportViewer-Module-DataFactory-Default 297B
_ProjRepoInternal_
ProjectNavigator
__stored_object_table__ 36KB
__stored_objects___StrTbl 18KB
__stored_objects__ 41KB
dpm_project_main
NameMap_StrTbl 10B
NameMap 29B
dpm_project_main_StrTbl 48B
dpm_project_main 80B
SrcCtrl
SavedOptions
PnAutoRun
Scripts
RunOnce_tcl_StrTbl 4KB
RunOnce_tcl 27B
ISimPlugin
SignalOrdering1
half_adder_sim_isim_beh.exe_StrTbl 84B
half_adder_sim_isim_beh.exe 57B
HierarchicalDesign
HDProject
HDProject_StrTbl 87B
HDProject 251B
__stored_object_table__ 60B
__REGISTRY__
STE
xst
regkeys 361B
regkeys 44B
ProjectNavigatorGui
regkeys 0B
vlogcomp
regkeys 48B
ngcbuild
regkeys 48B
Autonym
regkeys 0B
common
regkeys 173B
bitgen
regkeys 46B
xreport
regkeys 0B
runner
regkeys 46B
trce
regkeys 44B
XSLTProcess
regkeys 51B
_ProjRepoInternal_
regkeys 226B
idem
regkeys 44B
ProjectNavigator
regkeys 35B
par
regkeys 43B
SrcCtrl
regkeys 0B
cpldfit
regkeys 47B
fuse
regkeys 44B
ISimPlugin
regkeys 0B
netgen
regkeys 46B
xst
regkeys 43B
ngdbuild
regkeys 48B
xpwr
regkeys 44B
hprep6
regkeys 46B
tsim
regkeys 44B
dumpngdio
regkeys 49B
map
regkeys 43B
HierarchicalDesign
HDProject
regkeys 159B
vhpcomp
regkeys 47B
ngc2edif
regkeys 48B
taengine
regkeys 48B
version 138B
ise.lock 95B
half_adder_summary.html 3KB
half_adder_sim.v 984B
half_adder.v 588B
_xmsgs
half_adder_sim_isim_beh.wfs 638B
isim.hdlsourcefiles 112B
xst
projnav.tmp
work
vlg5A
half__adder.bin 1KB
hdllib.ref 66B
isimwavedata.xwv 19KB
full_adder.ise 130KB
共 68 条
- 1
资源评论
pudn01
- 粉丝: 40
- 资源: 4万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功