没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
LCD-IP-CORE.zip_VHDL/FPGA/Verilog_VHDL_
LCD-IP-CORE.zip_VHDL/FPGA/Verilog_VHDL_
共6个文件
bit:2个
vhd:2个
pdf:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
72 浏览量
2021-08-11
12:10:46
上传
评论
收藏
347KB
ZIP
举报
温馨提示
618特惠:¥9.90
19.90
LCD Controller IP for Xilinx FPGA
资源推荐
资源详情
资源评论
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:122
Quartus_II使用教程
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:198
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:88
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
crc.zip_VHDL/FPGA/Verilog_VHDL_
浏览:48
基于FPGA VerilogHDL 的crc的算法。
D.zip_VHDL/FPGA/Verilog_VHDL_
浏览:69
利用时钟信号实现同步D触发器的功能的vhdl代码
fpga-vhdl-lcd1602.zip_FPGA 1602_VHDL 测试程序_vhdl 1602
浏览:73
fpga 1602测试程序 vhdl语言
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:69
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
fpga-verilog.zip_FPGA verilog_audio fpga_fpga音频_音频 VHDL_音频 veri
浏览:182
基于fpga-verilog的音频设计,实现音频功能
DS1302-driver--verilog.zip_DS1302 VHDL_DS1302 verilog_DS1302-dri
浏览:71
5星 · 资源好评率100%
用 verilog语言 实现 DS1302 写时、分、秒 和 读 秒 并显示数码管上
async--RS232.zip_RS232Verilog_fpga asy_rs232 vhdl_rs232verilog代码
浏览:120
async--RS232VERILOG HDL原代码
LCD.rar_VHDL/FPGA/Verilog_VHDL_
浏览:173
its a sample code of using keyboard and lcd on fpga evulation board.
pipe.zip_VHDL/FPGA/Verilog_VHDL_
浏览:148
pipe lining.It is based on multiple pipe lining.Pipe lining concept utilized in processors.
chap7.zip_VHDL/FPGA/Verilog_VHDL_
浏览:99
本程序是关于学习VERILOG语言的案例,方便读者快速掌握VERILOG语言的基本语法,操作等
projet.zip_VHDL/FPGA/Verilog_VHDL_
浏览:195
program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor
uart.zip_VHDL/FPGA/Verilog_VHDL_
浏览:124
vhdl语言的串口发送/接收模块,本人用在多个工程,很好用。
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:158
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
DianZiZhong.zip_VHDL-FPGA-Verilog_verilog 数字钟_verilog数字钟_数字钟 ver
浏览:142
5星 · 资源好评率100%
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时
ref-sdr-sdram-vhdl.rar_FPGA SDR_FPGA VHDL_SDR vhdl _VHDL FPGA SD
浏览:199
FPGA连接SDRAM的源程序,VHDL语言实现,功能基本完全。应用效果好。
LCD-driver-4bit.rar_LCD_LCD 4 bit VHDL_LCD-driver-4b_lcd vhdl_lc
浏览:173
LCD1062的显示驱动,是4线并行显示
Single-port-RAM-.zip_RAM VERILOG_RAM VHDL_Single-port RAM_single
浏览:141
单口RAM带CLR信号的verilog程序。很详细的.
nand_2.zip_VHDL/FPGA/Verilog_VHDL_
浏览:188
在Quartus II中用VHDL语言编写的用真值表来实现的与非门电路程序。
S6_LCD_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:158
LCD的vhdl语言编写的程序,实现lcd的控制
FPGA.zip_VHDL/FPGA/Verilog_VHDL_
浏览:59
特权同学深入浅出玩转FPGA,FPGA入门、精通必备好书
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:102
FIR滤波器,verilog编写,可以正常使用,很好
FPGA.zip_D/A_FPGA VHDL
浏览:9
⑴实验要求基本要求: ①设置一个复位键,按下按键输出电压清零 ②设置两个功能键,控制输出电压以0.2V的步长进行加减。
eda-class-v1.0.zip_VHDL 加减移位_VHDL计算器_calculator
浏览:4
计算器功能,可加减乘除,可移位,65525以内运算
LCD12864-display-english.zip_VHDL LCD12864_english
浏览:122
利用VHDL进行嵌入式设计编程,利用LCD12864模块显示英文字符
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:144
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
收起资源包目录
LCD-IP-CORE.zip
(6个子文件)
LCD IP CORE
lcd_ipcore
user_logic.vhd
13KB
123.c
2KB
lcdtest.vhd
21KB
download.bit
277KB
system.bit
277KB
基于Spantan-3E的LCD IP核设计与实现.pdf
267KB
共 6 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
visual Basic 6.0 win32 API程序设计.TIF
39371_blackUnique.js
4_base.apk.1
Flower_SS 3.txt
Flower_SS.txt
xiaomi system upload
xiaomi rom upload
xiaomi system upload
xiaomi system upload
xiaomi system upload
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功