没有合适的资源?快使用搜索试试~ 我知道了~
比较详细的makefile规则讲解。 什么是 makefile?或许很多 Winodws 的程序员都不知道这个东西,因为那些 Windows的 IDE 都为你做了这个工作,但作一个好的和 professional 的程序员,makefile还是要懂。
资源推荐
资源详情
资源评论
跟跟
跟跟
跟跟
我一我一
我一我一
我一我一
起起
起起
起起
写写
写写
写写
跟跟
跟跟
跟跟
我一我一
我一我一
我一我一
起起
起起
起起
写写
写写
写写
MaMa
MaMa
MaMa
kk
kk
kk
ee
ee
ee
ff
ff
ff
ileile
ileile
ileile
MaMa
MaMa
MaMa
kk
kk
kk
ee
ee
ee
ff
ff
ff
ileile
ileile
ileile
陈皓
(CSDN)
概
述
什么是
makefile
?或许很多
Winodws
的程序员都不知道这个东西,因为那些
Windows
的
IDE
都 为 你 做了这 个工作,但我觉得要作一个好的和
professional
的 程 序 员,
makefile
还是要懂。这就好像现在有这么多的
HTML
的编辑器,但如果你想成为一个专
业人士,你还是要了解
HTML
的标识的含义。特别在
Unix
下的软件编译,你就不能不
自己写
makefile
了,会不会写
makefile
,从一个侧面说明了一个人是否具备完成大型工
程的能力。
因为,
makefile
关系到了整个工程的编译规则。一个工程中的源文件不计数,其按类型、
功能、模块分别放在若干个目录中,
makefile
定义了一系列的规则来指定,哪些文件需
要先编译,哪些文件需要后编译,哪些文件需要重新编译,甚至于进行更复杂的功能
操作,因为
makefile
就像一个
Shell
脚本一样,其中也可以执行操作系统的命令。
makefile
带来的好处就是——“自动化编译”,一旦写好,只需要一个
make
命令,整
个工程完全自动编译,极大的提高了软件开发的效率。
make
是一个命令工具,是一个
解释
makefile
中指令的命令工具,一般来说,大多数的
IDE
都有这个命令,比如:
Delphi
的
make
,
Visual C++
的
nmake
,
Linux
下
GNU
的
make
。可见,
makefile
都成为了
一种在工程方面的编译方法。
现在讲述如何写
makefile
的文章比较少,这是我想写这篇文章的原因。当然,不同产商
的
make
各不相同,也有不同的语法,但其本质都是在“文件依赖性”上做文章,这里,
我仅对
GNU
的
make
进行讲述,我的环境是
RedHat Linux 8.0
,
make
的版本是
3.80
。必
竟,这个
make
是应用最为广泛的,也是用得最多的。而且其还是最遵循于
IEEE
1003.2-1992
标准的(
POSIX.2
)。
在这篇文档中,将以
C/C++
的源码作为我们基础,所以必然涉及一些关于
C/C++
的编
译的知识,相关于这方面的内容,还请各位查看相关的编译器的文档。这里所默认的编
译器是
UNIX
下的
GCC
和
CC
。
关于程序的编译和链接
在此,我想多说关于程序编译的一些规范和方法,一般来说,无论是
C
、
C++
、还是
pas
,首先要把源文件编译成中间代码文件,在
Windows
下也就是
.obj
文件,
UNIX
下
是
.o
文件,即
Object File
,这个动作叫做编译(
compile
)。然后再把大量的
Object File
合成执行文件,这个动作叫作链接(
link
)。
编译时,编译器需要的是语法的正确,函数与变量的声明的正确。对于后者,通常是你
需要告诉编译器头文件的所在位置(头文件中应该只是声明,而定义应该放在
C/C++
文件中),只要所有的语法正确,编译器就可以编译出中间目标文件。一般来说,每个
源文件都应该对应于一个中间目标文件(
O
文件或是
OBJ
文件)。
链接时,主要是链接函数和全局变量,所以,我们可以使用这些中间目标文件(
O
文
件或是
OBJ
文件)来链接我们的应用程序。链接器并不管函数所在的源文件,只管函
数的中间目标文件(
Object File
),在大多数时候,由于源文件太多,编译生成的中间
目标文件太多,而在链接时需要明显地指出中间目标文件名,这对于编译很不方便,
所以,我们要给中间目标文件打个包,在
Windows
下这种包叫“库文件”(
Library
File)
,也就是
.lib
文件,在
UNIX
下,是
Archive File
,也就是
.a
文件。
总结一下,源文件首先会生成中间目标文件,再由中间目标文件生成执行文件。在编译
时,编译器只检测程序语法,和函数、变量是否被声明。如果函数未被声明,编译器会
给出一个警告,但可以生成
Object File
。而在链接程序时,链接器会在所有的
Object
File
中找寻函数的实现,如果找不到,那到就会报链接错误码(
Linker Error
),在
VC
下,这种错误一般是:
Link 2001
错误,意思说是说,链接器未能找到函数的实现。你
需要指定函数的
Object File.
好,言归正传,
GNU
的
make
有许多的内容,闲言少叙,还是让我们开始吧。
Makefile
介绍
make
命令执行时,需要一个
Makefile
文件,以告诉
make
命令需要怎么样的去编译和
链接程序。
首先,我们用一个示例来说明
Makefile
的书写规则。以便给大家一个感兴认识。这个示
例来源于
GNU
的
make
使用手册,在这个示例中,我们的工程有
8
个
C
文件,和
3
个
头文件,我们要写一个
Makefile
来告诉
make
命令如何编译和链接这几个文件。我们的
规则是:
1
)如果这个工程没有编译过,那么我们的所有
C
文件都要编译并被链接。
2
)如果这个工程的某几个
C
文件被修改,那么我们只编译被修改的
C
文件,并链接
目标程序。
3
)如果这个工程的头文件被改变了,那么我们需要编译引用了这几个头文件的
C
文件,
并链接目标程序。
只要我们的
Makefile
写得够好,所有的这一切,我们只用一个
make
命令就可以完成,
make
命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译,从而
自己编译所需要的文件和链接目标程序。
一、
Makefile
的规则
在讲述这个
Makefile
之前,还是让我们先来粗略地看一看
Makefile
的规则。
target ... : prerequisites ...
command
...
...
target
也就是一个目标文件,可以是
Object File
,也可以是执行文件。还可以是一个标
签(
Label
),对于标签这种特性,在后续的“伪目标”章节中会有叙述。
prerequisites
就是,要生成那个
target
所需要的文件或是目标。
command
也就是
make
需要执行的命令。(任意的
Shell
命令)
这 是 一 个 文 件 的 依 赖 关 系 , 也 就 是 说 ,
target
这 一 个 或 多 个 的 目 标 文 件 依 赖 于
prerequisites
中的文件,其生成规则定义在
command
中。说白一点就是说,
prerequisites
中如果有一个以上的文件比
target
文件要新的话,
command
所定义的命令就会被执行。
这就是
Makefile
的规则。也就是
Makefile
中最核心的内容。
说到底,
Makefile
的东西就是这样一点,好像我的这篇文档也该结束了。呵呵。还不尽
然,这是
Makefile
的主线和核心,但要写好一个
Makefile
还不够,我会以后面一点一
点地结合我的工作经验给你慢慢到来。内容还多着呢。:)
二、一个示例
正如前面所说的,如果一个工程有
3
个头文件,和
8
个
C
文件,我们为了完成前面所
述的那三个规则,我们的
Makefile
应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠(
\
)是换行符的意思。这样比较便于
Makefile
的易读。我们可以把这个内容保存
在文件为“
Makefile”
或“
makefile”
的文件中,然后在该目录下直接输入命令“
make”
就
可以生成执行文件
edit
。如果要删除执行文件和所有的中间目标文件,那么,只要简单
地执行一下“
make clean”
就可以了。
在这个
makefile
中,目标文件(
target
)包含:执行文件
edit
和中间目标文件(
*.o
),
依赖文件(
prerequisites
)就是冒号后面的那些
.c
文件和
.h
文件。每一个
.o
文件都有一
组依赖文件,而这些
.o
文件又是执行文件
edit
的依赖文件。依赖关系的实质上就是说
明了目标文件是由哪些文件生成的,换言之,目标文件是哪些文件更新的。
在定义好依赖关系后,后续的那一行定义了如何生成目标文件的操作系统命令,一定
要以一个
Tab
键作为开头。记住,
make
并不管命令是怎么工作的,他只管执行所定义
的命令。
make
会比较
targets
文件和
prerequisites
文件的修改日期,如果
prerequisites
文
件的日期要比
targets
文件的日期要新,或者
target
不存在的话,那么,
make
就会执行
后续定义的命令。
这里要说明一点的是,
clean
不是一个文件,它只不过是一个动作名字,有点像
C
语言
中的
lable
一样,其冒号后什么也没有,那么,
make
就不会自动去找文件的依赖性,
也就不会自动执行其后所定义的命令。要执行其后的命令,就要在
make
命令后明显得
指出这个
lable
的名字。这样的方法非常有用,我们可以在一个
makefile
中定义不用的
编译或是和编译无关的命令,比如程序的打包,程序的备份,等等。
三、
make
是如何工作的
在默认的方式下,也就是我们只输入
make
命令。那么,
1
、
make
会在当前目录下找名字叫“
Makefile”
或“
makefile”
的文件。
2
、如果找到,它会找文件中的第一个目标文件(
target
),在上面的例子中,他会找到
“
edit”
这个文件,并把这个文件作为最终的目标文件。
3
、如果
edit
文件不存在,或是
edit
所依赖的后面的
.o
文件的文件修改时间要比
edit
这
个文件新,那么,他就会执行后面所定义的命令来生成
edit
这个文件。
4
、如果
edit
所依赖的
.o
文件也存在,那么
make
会在当前文件中找目标为
.o
文件的依赖
性,如果找到则再根据那一个规则生成
.o
文件。(这有点像一个堆栈的过程)
5
、当然,你的
C
文件和
H
文件是存在的啦,于是
make
会生成
.o
文件,然后再用
.o
文
件生命
make
的终极任务,也就是执行文件
edit
了。
这就是整个
make
的依赖性,
make
会一层又一层地去找文件的依赖关系,直到最终编
译出第一个目标文件。在找寻的过程中,如果出现错误,比如最后被依赖的文件找不到,
那么
make
就会直接退出,并报错,而对于所定义的命令的错误,或是编译不成功,
make
根本不理。
make
只管文件的依赖性,即,如果在我找了依赖关系之后,冒号后面
的文件还是不在,那么对不起,我就不工作啦。
通过上述分析,我们知道,像
clean
这种,没有被第一个目标文件直接或间接关联,那
么它后面所定义的命令将不会被自动执行,不过,我们可以显示要
make
执行。即命令
——“
make clean”
,以此来清除所有的目标文件,以便重编译。
于是在我们编程中,如果这个工程已被编译过了,当我们修改了其中一个源文件,比
如
file.c
,那么根据我们的依赖性,我们的目标
file.o
会被重编译(也就是在这个依性
关系后面所定义的命令),于是
file.o
的文件也是最新的啦,于是
file.o
的文件修改时
间要比
edit
要新,所以
edit
也会被重新链接了(详见
edit
目标文件后定义的命令)。
而如果我们改变了“
command.h”
,那么,
kdb.o
、
command.o
和
files.o
都会被重编译,并
且,
edit
会被重链接。
四、
makefile
中使用变量
在上面的例子中,先让我们看看
edit
的规则:
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
我们可以看到
[.o]
文件的字符串被重复了两次,如果我们的工程需要加入一个新的
[.o]
文件,那么我们需要在两个地方加(应该是三个地方,还有一个地方在
clean
中)。当
然,我们的
makefile
并不复杂,所以在两个地方加也不累,但如果
makefile
变得复杂,
那么我们就有可能会忘掉一个需要加入的地方,而导致编译失败。所以,为了
makefile
的易维护,在
makefile
中我们可以使用变量。
makefile
的变量也就是一个字符串,理解
成
C
语言中的宏可能会更好。
比如,我们声明一个变量,叫
objects, OBJECTS, objs, OBJS, obj,
或是
OBJ
,反正不管
什么啦,只要能够表示
obj
文件就行了。我们在
makefile
一开始就这样定义:
objects = main.o kbd.o command.o display.o \
剩余73页未读,继续阅读
资源评论
Prometheus2060
- 粉丝: 4
- 资源: 10
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功