Altera FPGA型号为Cyclone V的时钟重配置,利用到了PLL和Reconfig PLL这两个IP核,实现任意频率的输出。内部已经固定了N/C的值,也可以自己调节N/C的值实现任意整数频率的输出。根据公式pll=f*M/(N*C)计算出输出频率,很简单。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~