没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
C/C++
1. 二进制可逆计数器CD4516
1. 二进制可逆计数器CD4516
5星
· 超过95%的资源
需积分: 48
26 下载量
103 浏览量
2009-04-07
00:17:16
上传
评论
1
收藏
58KB
DOC
举报
温馨提示
立即下载
1. 二进制可逆计数器CD4516 CD4516是异步可预置四位计数器,
资源推荐
资源评论
cd4516数据手册
浏览:172
cd4516的管教排列与电路中的应用实例。 以及封装类型及大小
100进制可逆计数器
浏览:167
有VHDL实现100进制可加可减的计数器
可逆计数器(内含文档及Verilog HDL设计代码)
浏览:139
4星 · 用户满意度95%
可逆计数器是一种双向计数器,可以进行递增计数,也可以进行递减计数,根据计数控制信号的不同,在时钟脉冲的作用下,计数器可以进行加1或减1的操作。 下面描述的是一个位宽为4的可逆计数器,即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。
设计一个四位可逆二进制计数器的实验报告.docx
浏览:54
5星 · 资源好评率100%
设计一个四位可逆二进制计数器》的实验报告.docx设计一个四位可逆二进制计数器》的实验报告.docx
设计一个四位可逆二进制计数器》的实验报告.doc
浏览:33
设计一个四位可逆二进制计数器》的实验报告.doc
设计一个四位可逆二进制计数器的实验报告.pdf
浏览:178
5星 · 资源好评率100%
设计一个四位可逆二进制计数器的实验报告.pdf设计一个四位可逆二进制计数器的实验报告.pdf
十进制可逆计数器74LS192引脚图管脚及功能表
浏览:82
5星 · 资源好评率100%
第一次发,不知道会不会有人下载,这个文档只有,引脚图,管脚名称,很它所实现的功能
四位二进制减法计数器
浏览:125
四位二进制减法计数器 电子计数器电路仿真
带异步复位和计数使能控制的8位二进制减法计数器设计
浏览:61
3星 · 编辑精心推荐
带异步复位和计数使能控制的8位二进制减法计数器设计 带异步复位和计数使能控制的8位二进制减法计数器设计
8位二进制计数器vhdl源程序及原理图
浏览:59
5星 · 资源好评率100%
8位二进制计数器vhdl源程序及原理图,波形,源代码。
在MAX+PLUS II中,使用图形编辑器设计一个3位的十进制加法计数器,使用VHDL语言设计一个D触发器
浏览:47
5星 · 资源好评率100%
1.在图形编辑器中设计一个3位的十进制加法计数器,以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真,...
vhdl实验二(异步触发十进制加法计数器)
浏览:107
5星 · 资源好评率100%
vhdl实验二(异步触发十进制加法计数器),有源程序,仿真图,eda2000连接图。
2位2进制同步加法计数器
浏览:99
5星 · 资源好评率100%
2位2进制同步加法计数器 数字逻辑实验 2位2进制同步加法计数器 数字逻辑实验
四位二进制加法计数器
浏览:128
5星 · 资源好评率100%
给各位同学应急用。
二进制加法计数器原理图
浏览:47
4星 · 用户满意度95%
二进制加法计数器原理、实验内容 测试方法
清华大学数字电路multisim实验
浏览:198
3星 · 编辑精心推荐
2-83 单时钟同步10进制可逆计数器74LS190 2-84 用T'触发器构成的异步二进制加法计数器 2-85 用T'触发器构成的异步二进制减法计数器 2-86 异步10进制加法计数器 2-87 二-五-十进制异步计数器74LS290 2-88 用置零...
数电课程设计:八进制同步加法计数器
浏览:10
5星 · 资源好评率100%
课程设计,八进制同步加法计数器八进制同步加法计数器八进制同步加法计数器八进制同步加法计数器
EDA实验报告 异步清除十进制加法计数器的设计
浏览:100
4星 · 用户满意度95%
异步清除是指复位信号有效时,直接将计数器的状态清零。...在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001”),计数器回到0(“0000”)态,否则计数器的状态将加1。
Verilog实现可逆计数器(FPGA)程序
浏览:157
4星 · 用户满意度95%
Verilog实现可逆计数器,可根据需要调节周期,且该程序已在Basys2开发板上验证成功。
74ls74做四进制计数器、十进制减法器、一百进制减法器
浏览:178
74ls74(D触发器)做四进制加/减法器、一百/十进制减法器
采用74LS192设计4/7进制计数器
浏览:61
5星 · 资源好评率100%
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 压缩包中包含multisim11的仿真图,protel99的原理图,都可以直接运行 还有一份详细的设计...
用VHDL设计100进制加减计数器
浏览:38
5星 · 资源好评率100%
这是用VHDL设计的100进制的加减计数器
60进制加法计数器 VHDL QuartusII仿真
浏览:37
5星 · 资源好评率100%
60进制加计数 VHDL QuartusII仿真 可自由更改进制
verilog实现60进制计数器
浏览:166
5星 · 资源好评率100%
verilog实现60进制计数器源代码及测试代码
JK触发器 设计一个七进制计数器
浏览:201
用JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
Qt上位机软件串口通讯,视频源码,免费下载
浏览:18
3星 · 编辑精心推荐
Qt上位机软件串口通讯,视频源码,免费下载,视频上我的b站主页找https://space.bilibili.com/401094174
代码随想录算法PDF.rar
浏览:43
3星 · 编辑精心推荐
代码随想录算法PDF.rar
张玉生《C语言程序设计》双色版 C语言程序设计理论教材习题参考答案.pdf
浏览:75
5星 · 资源好评率100%
张玉生《C语言程序设计》双色版 教材课后习题答案,仅供参考,大家一定要自己做一遍再校对答案,实验书的答案已经以文章的形式发布了。
cloud compare用户手册(中文+英文)
浏览:200
4星 · 用户满意度95%
cloud compare用户手册官方英文版本和中文翻译版本(WPS翻译的260页),我之前都没有找到靠谱的帮助文档,自己找了半天,花了50块钱翻译的。希望能给大家提供帮助。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
丨brokenYouth
2013-11-10
不错的资源~!~挺基础的~~~~
pgy616
粉丝: 1
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
2024新版大学计算机基础教程47集全(组成原理+网络+操作系统)视频+配套资料
11111111111111111
mysql 全国省市区三级联动表(2024.4最新)
Linux实验十三 Uboot和Linux内核配置与编译实验
Linux实验十二 预作实验 配置编译开发板Linux文件系统
xxd(hexdump),16进制打印
Linux实验十一 arm-Linux交叉编译环境搭建
JDK安装包(Java Development Kit)
软件工程 所有章测验 测验答案 慕课答案 UOOC优课 课后练习 深圳大学.docx
Linux实验十 交叉编译工具链使用
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功