STM32F05x参考手册资源-CSDN文库

3星 · 超过75%的资源需积分: 9 119 浏览量 2013-02-28 15:06:22 上传评论收藏 10.33MB PDF 举报

### STM32F05x系列微控制器：深入解析与应用指南 #### 一、引言《STM32F05x参考手册》是一份详尽的技术文档，旨在为应用开发者提供关于如何操作STM32F05x系列微控制器（MCU）内存和外设的全面指导。该系列微控制器基于先进的ARM Cortex-M0内核，针对不同存储需求、封装形式及外设配置，提供了多种型号选择，包括STM32F051x4、STM32F051x6、STM32F051x8以及STM32F050x4和STM32F050x6等。 #### 二、系统架构与内存概述 STM32F05x的系统架构围绕ARM Cortex-M0内核构建，采用冯·诺依曼架构，支持高效指令执行。其内存组织方式灵活，包括嵌入式SRAM、闪存存储器等，以满足高速数据处理的需求。文档详细介绍了内存映射及其边界地址，帮助开发者理解存储器的物理布局和访问规则。特别地，嵌入式SRAM的设计确保了低延迟的数据读写性能，而闪存则用于程序存储和非易失性数据保存。 #### 三、嵌入式闪存深度解析 STM32F05x的闪存特性是其一大亮点。文档详细阐述了闪存的主要特性，如读取、编程和擦除操作，以及如何通过不同的控制寄存器进行管理。闪存组织结构分为多个扇区，每个扇区可以独立编程或擦除，提高了编程效率。读取操作通过标准总线接口完成，而编程和擦除操作则需遵循特定的时序和电压条件。此外，闪存还提供了读保护和写保护机制，用以防止未经授权的访问和修改，从而增强了系统的安全性。 #### 四、闪存中断与寄存器详解 STM32F05x的闪存模块支持中断功能，允许在编程或擦除过程中发生错误时立即响应，增强了系统的稳定性和可靠性。中断状态由闪存状态寄存器（FLASH_SR）记录，开发者可通过检查此寄存器来判断当前的闪存操作状态。此外，文档还介绍了多个关键寄存器的作用，如： - **Flash访问控制寄存器(FLASH_ACR)**：配置闪存的等待周期，优化读取速度。 - **Flash密钥寄存器(FLASH_KEYR)**：用于解锁写保护和读保护机制。 - **Flash选项密钥寄存器(FLASH_OPTKEYR)**：控制选项字节的写保护状态。 - **Flash控制寄存器(FLASH_CR)**：设置闪存的操作模式，如编程、擦除等。 - **Flash地址寄存器(FLASH_AR)**：指定要操作的闪存地址。 - **Flash选项字节寄存器(FLASH_OBR)**：保存设备的选项字节设置，如数据宽度、电压范围等。 - **写保护寄存器(FLASH_WRPR)**：设置各扇区的写保护状态。 #### 五、结论《STM32F05x参考手册》不仅是一份技术规格说明书，更是开发STM32F05x系列微控制器应用程序不可或缺的指南。通过对系统架构、内存组织、闪存特性和寄存器功能的深入理解，开发者能够更有效地利用这款微控制器的强大能力，实现高性能、高可靠性的嵌入式系统设计。

资源推荐

资源详情

资源评论

August 2012 Doc ID 018940 Rev 2 1/748

RM0091

Reference manual

STM32F05xxx advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32F05xxx microcontroller memory and peripherals.

The STM32F05xxx is a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

corresponding datasheet.

For information on the ARM C

ORTEX™-M0 core, please refer to the Cortex-M0 technical

reference manual.

Related documents

■ Cortex-M0 technical reference manual, available from:

http://infocenter.arm.com/help/topic/com.arm.doc.ddi0432c/

DDI0432C_cortex_m0_r0p0_trm.pdf

■ STM32F05xxx datasheets available from your nearest ST sales office.

Table 1. Applicable products

Type Part numbers

Microcontrollers

STM32F051x4, STM32F051x6, STM32F051x8

STM32F050x4, STM32F050x6

www.st.com

Contents RM0091

2/748 Doc ID 018940 Rev 2

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

2 System and memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.2.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 36

2.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.4 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.5 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.1 Flash main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.2 Flash memory functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.2.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.2.2 Read operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.2.3 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.3 Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.3.1 Read protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.3.2 Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.3.3 Option byte write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.4 Flash interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.5 Flash register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.5.1 Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . . . 53

3.5.2 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

3.5.3 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . . 54

3.5.4 Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.5.5 Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

3.5.6 Flash address register (FLASH_AR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

3.5.7 Option byte register (FLASH_OBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

RM0091 Contents

Doc ID 018940 Rev 2 3/748

3.5.8 Write protection register (FLASH_WRPR) . . . . . . . . . . . . . . . . . . . . . . . 58

3.6 Flash register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

4 Option byte description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

5 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . . 62

5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

5.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

5.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

5.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

5.4.4 Initial CRC value (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

5.4.5 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

6 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.1.1 Independent A/D and D/A converter supply and reference voltage . . . . 67

6.1.2 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.1.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.2.1 Power on reset (POR) / power down reset (PDR) . . . . . . . . . . . . . . . . . 69

6.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6.3.1 Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6.3.2 Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

6.3.3 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

6.3.4 Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

6.3.5 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

6.3.6 Auto-wakeup from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

6.4 Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

6.4.1 Power control register (PWR_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

6.4.2 Power control/status register (PWR_CSR) . . . . . . . . . . . . . . . . . . . . . . 79

6.4.3 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Contents RM0091

4/748 Doc ID 018940 Rev 2

7 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

7.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

7.1.1 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

7.1.2 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

7.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

7.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

7.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

7.2.2 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

7.2.3 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

7.2.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

7.2.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

7.2.6 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

7.2.7 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

7.2.8 ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

7.2.9 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

7.2.10 Independent watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

7.2.11 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

7.2.12 Internal/external clock measurement with TIM14 . . . . . . . . . . . . . . . . . 90

7.2.13 Clock-independent system clock sources for TIM14 . . . . . . . . . . . . . . . 92

7.3 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

7.4 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

7.4.1 Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

7.4.2 Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . . 96

7.4.3 Clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

7.4.4 APB peripheral reset register 2 (RCC_APB2RSTR) . . . . . . . . . . . . . . 101

7.4.5 APB peripheral reset register 1 (RCC_APB1RSTR) . . . . . . . . . . . . . . 103

7.4.6 AHB peripheral clock enable register (RCC_AHBENR) . . . . . . . . . . . 104

7.4.7 APB peripheral clock enable register 2 (RCC_APB2ENR) . . . . . . . . . 106

7.4.8 APB peripheral clock enable register 1 (RCC_APB1ENR) . . . . . . . . . 107

7.4.9 Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . 110

7.4.10 Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

7.4.11 AHB peripheral reset register (RCC_AHBRSTR) . . . . . . . . . . . . . . . . 114

7.4.12 Clock configuration register 2 (RCC_CFGR2) . . . . . . . . . . . . . . . . . . . 115

7.4.13 Clock configuration register 3 (RCC_CFGR3) . . . . . . . . . . . . . . . . . . . 116

7.4.14 Clock control register 2 (RCC_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 117

7.4.15 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

RM0091 Contents

Doc ID 018940 Rev 2 5/748

8 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

8.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

8.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

8.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

8.3.1 General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

8.3.2 I/O pin alternate function multiplexer and mapping . . . . . . . . . . . . . . . 123

8.3.3 I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

8.3.4 I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

8.3.5 I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

8.3.6 GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

8.3.7 I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

8.3.8 External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

8.3.9 Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

8.3.10 Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

8.3.11 Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

8.3.12 Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

8.3.13 Using the HSE or LSE oscillator pins as GPIOs . . . . . . . . . . . . . . . . . 128

8.3.14 Using the GPIO pins in the backup supply domain . . . . . . . . . . . . . . . 128

8.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

8.4.1 GPIO port mode register (GPIOx_MODER) (x = A..D, F) . . . . . . . . . . 129

8.4.2 GPIO port output type register (GPIOx_OTYPER) (x = A..D, F) . . . . . 129

8.4.3 GPIO port output speed register (GPIOx_OSPEEDR) . . (x = A..D, F) 130

8.4.4 GPIO port pull-up/pull-down register (GPIOx_PUPDR) . . (x = A..D, F) 130

8.4.5 GPIO port input data register (GPIOx_IDR) (x = A..D, F) . . . . . . . . . . 131

8.4.6 GPIO port output data register (GPIOx_ODR) (x = A..D, F) . . . . . . . . 131

8.4.7 GPIO port bit set/reset register (GPIOx_BSRR) (x = A..D, F) . . . . . . . 132

8.4.8 GPIO port configuration lock register (GPIOx_LCKR) (x = A..B) . . . . . 133

8.4.9 GPIO alternate function low register (GPIOx_AFRL) (x = A..B) . . . . . 134

8.4.10 GPIO alternate function high register (GPIOx_AFRH) . . . . (x = A..B) 134

8.4.11 Port bit reset register (GPIOx_BRR) (x=A..D, F) . . . . . . . . . . . . . . . . . 135

8.4.12 GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

9 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 137

9.1 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

9.1.1 SYSCFG configuration register 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 137

9.1.2 SYSCFG external interrupt configuration register 1

(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

剩余747页未读，继续阅读

评论收藏

内容反馈

LSJ93586

2019-09-04

可以，能够使用。

攻下一城

粉丝: 439
资源: 7

STM32F05x参考手册

STM32F05xxx中文开发参考手册.zip_STM32F050 STM32F030_STM32FL05_stm32F030中

STM32F05x\STM32F1x\STM32F4x中文参考手册

STM32F05x8参考手册 v1(中文版)

STM32F05正弦波例程

STM32F05x8编程手册_中文版本(上)

STM32F05x 寄存器手册.rar

STM32F05X中文参考手册

STM32F05x中文开发手册（重制书签版）

STM32F0x 技术参考手册_CN

stm32中文手册f030和051x说明文档.zip

STM32F0xx中文参考手册.pdf

STM32F0 参考手册中文

STM32F051x （中文参考手册）.pdf

STM32F051x 中文参考手册pdf版.zip

STM32F051x 中文使用手册.pdf

STM32F0x 技术参考手册

STM32F0培训：13. 定时器.pdf

STM32循迹小车（灰度+OpenMV权重判断）

MinGW安装包x86-64

VC++2010Express简体中文版\学习版

谭浩强C语言程序设计第五版详细答案

这里提供的是《C Primer Plus》第六版的高清 PDF 下载，内容完整，附带目录标签

mingw64.zip

Jlink驱动 V7.96

MQTT协议设备客户端与图传APP.zip

Keil.STM32H7xx-DFP.3.1.1.pack

基于stm32f407的示波器+FFT频谱分析

基于STM32的FFT频谱分析+波形识别

c51单片机流水灯c51单片机流水灯

zlib-1.2.13.tar.gz

最新资源