d触发器课程设计版图

d 触发器课程设计版图 在本课程设计中，我们将设计一个 d 触发器的单元电路，包括逻辑和驱动电路的设计、仿真和版图设计。下面是课程设计的详细内容： 一、题目要求 设计一个 d 触发器的单元电路，满足以下要求： 1. 给出满足题目要求的电路图 2. 给出 MOS 管的尺寸 3. 利用 Hspice 或 T-spice 对电路进行仿真，仿真内容包括：直流特性、瞬态特性、温度特性、功耗等 4. 利用 L-EDIT 完成电路的版图设计，设计规则使用 SMIC0.35um CMOS 工艺规则或 L-EDIT 默认规则 二、电路设计 2.1 电路图设计框图 d 触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号 (CLOCK)。CLOCK 讯号 Process0.35um P-sub CMOS Process 或 MCNC 1.25um CMOS Process VDD5V Temperature-25~80 VSS0V power consumption I(total)<1uA) 2.2 D 触发器原理 触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的 ASCII 码或其他资料。 2.3 D 触发器的工作原理 上图显示了上升沿触发 D 触发器的时序图。SET 和 RESET 是 D 触发器中额外两个可以屏蔽时钟操作的输入。D 触发器正常工作情况下，SET和RESET 均必须设为 12. 2.4 边沿 D 触发器电路结构 该触发器由 6 个与非门组成，其中 G1 和 G2 构成基本 RS 触发器。 2.5 电路的工作原理 当 CP=1，/CP=0 时，传输门 1 导通，2 截止，3 截止，4 导通，此时主 D 触发器将输入信号 D 进行反向后输出到从 D 触发器的出入当中，即：Q’=/D，而从 D 触发器的输入控制门3 因为截止而禁止输入信号，4 导通，形成回路，保证输出 Q 值不变，即 Qn+1=Qn 三、仿真和版图设计 3.1 仿真波形图 利用 Hspice 或 T-spice 对电路进行仿真，得到的仿真波形图如下： 3.2 版图设计 利用 L-EDIT 完成电路的版图设计，设计规则使用 SMIC0.35um CMOS 工艺规则或 L-EDIT 默认规则，要求电路布局合理、面积尽量做小。 四、结论 本课程设计的目的是设计一个 d 触发器的单元电路，包括逻辑和驱动电路的设计、仿真和版图设计。通过本设计，我们学习了 d 触发器的工作原理和设计方法，并掌握了仿真和版图设计的技能。