没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA verilog实例
FPGA verilog实例
共47个文件
v:31个
txt:13个
zip:2个
fpga
verilog实例
4星
· 超过85%的资源
需积分: 9
18 下载量
130 浏览量
2010-12-27
18:11:41
上传
评论
收藏
184KB
RAR
举报
温馨提示
立即下载
这里有100多个verilog实例,基本都是验证过的,请放心使用!
资源推荐
资源详情
资源评论
XILINX FPGA Verilog编程大全_Xilinx_verilog实例_fpga_XILINXFPGA_FPGA程序实
浏览:55
5星 · 资源好评率100%
FPGA编程实例,经典教程,手把手教学,
FPGA 实例程序 verilog
浏览:106
FPGA 实例程序 verilog
verilog-FPGA实例
浏览:147
verilog-FPGA实例
一些基本的FPGA设计及其仿真实例基于VERILOG
浏览:199
5星 · 资源好评率100%
一些基本的FPGA设计及其仿真实例基于VERILOG 一些基本的FPGA设计及其仿真实例基于VERILOG
ourdev_481398.rar_FPGA仿真实例_fpga verilog 实例
浏览:147
FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。
verilog的实例
浏览:51
,包含很多verilog的实例 很适合初学者
verilog 实例
浏览:60
使用硬件描述语言编写的PWM生成代码,代码比较简洁
verilog实例
浏览:66
verilog实例,编程100例,可提供新手参考
kaifaban.rar_fpga verilog 实例_verilog FPGA 实例
浏览:107
verilog HDL源代码,FPGA入门实例。
黑金Altera开发板AX301Verilog实例教程
浏览:150
黑金 FPGA 原创教程 ALTERA Verilog HDL 篇 适用平台型号:AX301/AX4010 包含30个章节,例程详细,简单易懂
黑金Altera开发板AX301Verilog实例教程1.pdf
浏览:170
黑金Altera开发板AX301Verilog实例教程1.pdf
基于cyclone FPGA的Verilog_HDL语言实现HDB3数字基带信号的编码器设计quartus9.1工程文件.zip
浏览:189
5星 · 资源好评率100%
基于cyclone FPGA的Verilog_HDL语言实现HDB3数字基带信号的编码器设计quartus9.1工程文件 module insert_b(Clk,Data_In,Data_OutB); input Clk; input[1:0] Data_In; output reg[1:0] Data_OutB; reg[1:0] Buffer[4]...
verilog 小实例
浏览:170
硬件开发小程序 用QUARTUS 2 开发工具 编写verilog程序
verilog的大量实例
浏览:92
王金明verilog的大量实例,初学时很有参考价值
veriloga实例_verilog/verilog-a_PLLverilog_锁相放大器_锁相放大_
浏览:162
5星 · 资源好评率100%
硬件描述语言,veriloga实例,包含运算放大器,锁相环等模块。
基于Quartus ii的Verilog实例详解
浏览:114
5星 · 资源好评率100%
很好的quartus ii软件学习教程及Verilog语言开发经典例子,欢迎大家收藏...
Xilinx FPGA编程实例
浏览:144
5星 · 资源好评率100%
Xilinx FPGA 开发指南中的实验实例,适合初学者入门学习。
cyclone4e FPGA开发板 Verilog设计实例例程36个,FPGA芯片EP4CE6E22C8, Quartus13.1工程文件.zip
浏览:48
5星 · 资源好评率100%
cyclone4e FPGA开发板 Verilog设计实例例程36个,FPGA芯片EP4CE6E22C8, Quartus13.1工程文件
FPGA Verilog HDL 设计实例系列连载--------有限状态机设计
浏览:191
4星 · 用户满意度95%
数字系统有两大类有限状态机(Finite State Machine,FSM):Moore状态机和Mealy状态机。 Moore状态机 其最大特点是输出只由当前状态确定,与输入无关。Moore状态机的状态图中的每一个状态都包含一个输出信号。...
verilog源程序实例
浏览:87
对于初学者,这些实例能够帮助你快速掌握硬件描述语言。 程序均是verilog hdl源代码。
verilog大量实例
浏览:22
适用与初学者的大量verilog实例,代码完整清晰 例子设计各个基本的数字电路的设计全面
大量verilog实例
浏览:146
5星 · 资源好评率100%
大量verilog实例,源码及其测试文件testbench,通过验证。对初学者有极大帮助.
verilog uart 实例
浏览:115
5星 · 资源好评率100%
2008年最新verilog uart 实例,含有工程文件及详细说明
verilog与FPGA
浏览:28
FPGA与verilog语言,简介了FPGA,verilog语言的基础入门
收起资源包目录
verilog实例.rar
(47个子文件)
verilog实例
multi_select_1.v
279B
encoder8x3.v
184B
test_cla_8bits.v
501B
nco.v.txt
7KB
MUL16.V
1KB
encoder8x3_2.v
311B
RISC8.ZIP
79KB
wpulse.v.txt
4KB
adder_8bit.v
241B
full_adder_1.v
308B
ALL.V
309B
mult16.v.txt
3KB
cla_8bits.v
2KB
mult_select.v
918B
half_adder_1.v
96B
onehot.v.txt
6KB
DECODER1.V
97B
div16.v.txt
7KB
pic.v.txt
67KB
myrand.c.txt
5KB
string.v.txt
2KB
fifo_16x16.v
1KB
frequency5x2.v
2KB
MUX8X8.V
391B
half_adder_2.v
107B
adder_8bit_2.v
1KB
fifo.v.txt
6KB
FIFO_2.V
6KB
TEST.V
1KB
FIFO.V
3KB
lead_8bits_adder.v
1KB
SHIFTER.V
332B
COMPARE.V
118B
decoder3x8.v
589B
SYNTHPIC.ZIP
47KB
lead_8bits_adder2.v
1022B
full_adder_2.v
216B
testing.v.txt
16KB
sequence_dectect.v
2KB
framer.v.txt
8KB
half_adder_3.v
108B
PLI.TAR
19KB
ADC_16bit.v
4KB
gencrc.v.txt
10KB
mult_piped_8x8.v
2KB
dds.v.txt
2KB
binarytogray.v
527B
共 47 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
Zack_888
2012-09-10
英文标题,初学者不太看懂
my_code_123
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
TiggerRamDiskV6.0-Mac.zip
数据库实验报告三.doc
数据库应用程序设计作业.doc
施工图审查信息化管理平台整体解决方案.doc
visualize1.py
物联网分布式系统应用.pptx
物联网在医疗健康中的应用-第1篇概述.pptx
11_4.ide
物联网在智能家居中的应用-第1篇概述.pptx
unity10000个常用汉字
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功