下载 >  开发技术 >  硬件开发 > FPGA verilog实例

FPGA verilog实例 评分:

这里有100多个verilog实例,基本都是验证过的,请放心使用!
2010-12-27 上传大小:184KB
立即下载 开通VIP
分享
收藏 举报

评论 共1条

zlhhsh 英文标题,初学者不太看懂
2012-09-10
回复
FPGA的设计实例合集,包括Verilog和VHDL

FPGA的设计实例合集,包括Verilog和VHDL,另外还包括一些文档资料,主要是一些原理结构和编码风格之类的,很实用.

立即下载
XILINX FPGA Verilog编程大全 很好的例程

经过这几年的积累,目前笔者的开发板内容也是越来越丰富,但是总感觉只是做开发板,不是什么大 的理想,也没有太大的意义。又是经过一段时间思考后以及笔者和网友的探讨,笔者定位为,完全开源基 础学习类型的内容,并且提高核心技术的支持。以基础学习免费,开源,免费技术支持,核心技术以技术 支持形式收取一定费用的的思路

立即下载
Verilog的135个经典设计实例

Verilog的135个经典设计实例,部分摘录如下:【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】(7,4)循环码纠错译码器【例 12.10】(7,4)线性分组码译码器【例 12.7】11 阶FIR 数字滤波器。。。。。。。

立即下载
基于FPGA的pcf8591的AD采样程序(verilog

用verilog编写的基于PCF8591的AD采样程序,已经编译通过,并包含数码管显示模块(0~3.3V),以及将采集到的8位数据通过串口传输的功能

立即下载
乒乓操作verilog代码,核心

本人亲自验证,修改了一些小的bug,可以实现乒乓操作

立即下载
PCIE FPGA工程例子源码

嵌入式PCIE协议的FPGA实现,给出了相应的实现方式,有需要的朋友可以看看

立即下载
基于FPGA实现AD转换的verilog代码

通过利用QuatrusII软件编写verilog的AD转换代码,使用USB blaster将代码 下载到FPGA开发板中,外接10MHz信号源,从而可将模拟信号转换为数字信号

立即下载
并行flash FPGA读写测试,Verilog语言

并行flash FPGA读写测试,Verilog语言,可以实现并行flash读写单独测试。

立即下载
CNN唯一开源FPGA实现

PipeCNN: An OpenCL-Based Open-Source FPGA Accelerator for Convolution Neural Networks

立即下载
基于FPGA的SVM决策函数实现

开发环境为quartus2,采用verilog语言,详细的写出了SVM决策函数,可根据自己的要求改变输入数据类型以及SVM训练model的参数,即可输出判断结果。供大家参考学习。

立即下载
Verilog HDL设计与实战 (文字版)和Verilog HDL程序设计实例详解

《Verilog HDL设计与实战》力求提供一种快速入门的方法,适用于电子相关专业的大学生,以及FPGA的初学者和对FPGA有兴趣的电子工程师,5积分转给需要的同学,让我们一起奋战三星期,造个计算机! 目录 第一部分 ModelSim与Quartus Ⅱ的基本操作 第1章 ModelSim仿真工具与Quartus Ⅱ开发工具的基本操作 1.1 ModelSim仿真操作 1.1.1 新建ModelSim工程及源代码 1.1.2 ModelSim工程及代码编译 1.1.3 ModelSim工程的仿真运行 1.2 quartus Ⅱ开发工具的基本操作 1.2.1 Quartus Ⅱ

立即下载
fpga开发快速入门视频

让初学者快速地了解FPGA/SOPC(可编程片上系统)开发的流程,该资源包括一个视频,简单的介绍fpga的开发流程,适合初学者。

立即下载
VHDL版fpga与arm的SPI通讯代码

vhdl的fpga程序:vme_vhdl 文件夹,使用了锁相环,4倍外频,PLL的生产见压文档内地网页文件。 arm测试程序:基于LPC1768处理器,keil5开发环境,使能LPC1768的SSP1接口与fpga通讯,spi通讯0模式。格式:0xAA 0x55 cmd data 0x5D 测试:通过串口调试助手,发送AA 55 88 3C 5D给LPC1768,LPC1768与fpga进行3次通讯,见图片spi_arm.jpg,fpga每次将第4帧返回给arm,arm将返回数据发送到串口显示,返回88 3C 5D,测试正确!!!

立即下载
UART收发完整verilog代码

经测试可以正确收发,而且用比较少的资源实现,非诚适合在小芯片或者资源比较少的开发芯片上设计与实现!

立即下载
利用Verilog实现AD7609控制并串口发送

最近自己做的利用赛灵思Spartan-6实现对AD7609的控制,采集8路18位数字信号后,扩展成32位(int型)并利用串口发送。亲测可用!(只有源文件)

立即下载
基于verilog的电梯系统设计

一个电梯系统的课程设计,用verilog语言编写,包含基本的电梯运行逻辑,能够使用

立即下载
Xilinx FPGA工程例子及源码(第二部分)

1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB) EDK9.1嵌入式开发实验代码.zip (2.76 MB) FFT变换的IP核的源代码.zip (3

立即下载
数字滤波器的Verilog实现完整版

该书介绍了如何在FPGA平台,Verilog语言实现各类数字滤波器,并且内部拥有大量代码实例,对自适应滤波器有兴趣的不妨一看。

立即下载
超多Xilinx FPGA工程例子及源码

1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB) EDK9.1嵌入式开发实验代码.zip (2.76 MB)

立即下载
数字系统设计与verilog HDL 王金明

《数字系统设计与verilog HDL》 王金明的经典教材,学FPGA verilog必备

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FPGA verilog实例

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: