下载 >  开发技术 >  硬件开发 > FPGA verilog实例
4

FPGA verilog实例

这里有100多个verilog实例,基本都是验证过的,请放心使用!
2010-12-27 上传大小:184KB
分享
收藏 举报

评论 共1条

zlhhsh 英文标题,初学者不太看懂
2012-09-10
回复
XILINX FPGA Verilog编程大全 很好的例程

经过这几年的积累,目前笔者的开发板内容也是越来越丰富,但是总感觉只是做开发板,不是什么大 的理想,也没有太大的意义。又是经过一段时间思考后以及笔者和网友的探讨,笔者定位为,完全开源基 础学习类型的内容,并且提高核心技术的支持。以基础学习免费,开源,免费技术支持,核心技术以技术 支持形式收取一定费用的的思路

立即下载
FPGA的设计实例合集,包括Verilog和VHDL

FPGA的设计实例合集,包括Verilog和VHDL,另外还包括一些文档资料,主要是一些原理结构和编码风格之类的,很实用.

立即下载
乒乓操作verilog代码,核心

本人亲自验证,修改了一些小的bug,可以实现乒乓操作

立即下载
Verilog的135个经典设计实例

Verilog的135个经典设计实例,部分摘录如下:【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】(7,4)循环码纠错译码器【例 12.10】(7,4)线性分组码译码器【例 12.7】11 阶FIR 数字滤波器。。。。。。。

立即下载
verilog-设计135个经典实例-fpga初学者适用

verilog-设计135个经典实例-fpga初学者适用 verilog-设计135个经典实例-fpga初学者适用

立即下载
基于FPGA实现AD转换的verilog代码

通过利用QuatrusII软件编写verilog的AD转换代码,使用USB blaster将代码 下载到FPGA开发板中,外接10MHz信号源,从而可将模拟信号转换为数字信号

立即下载
UART收发完整verilog代码

经测试可以正确收发,而且用比较少的资源实现,非诚适合在小芯片或者资源比较少的开发芯片上设计与实现!

立即下载
CNN唯一开源FPGA实现

PipeCNN: An OpenCL-Based Open-Source FPGA Accelerator for Convolution Neural Networks

立即下载
乒乓操作,多buf缓冲的verilog代码实现

本代码主要是关于乒乓操作,多buf缓冲的verilog的代码实现,其中包括了跨时钟域的解决方法

立即下载
qpsk调制解调fpga实现的非常完整工程,Verilog语言编写

这是一个非常完整的qpsk调制解调用fpga实现的工程,在工程中已经能够正常使用,使用的quartus ii 开发,使用Verilog语言,文件中还包含了各种滤波器的系数文件,还有matlab仿真文件,整个工程包含从串并变换,相位映射,到成型滤波,中通滤波,cic滤波,调制,再到解调过成的下变频,匹配滤波,载波提取,位定时,判决,整个完整的过程,

立即下载
精通Verilog HDL:IC设计核心技术实例详解-高清PDF版

精通Verilog HDL:IC设计核心技术实例详解-高清PDF版(扫描版),FPGA推荐教程。

立即下载
并行flash FPGA读写测试,Verilog语言

并行flash FPGA读写测试,Verilog语言,可以实现并行flash读写单独测试。

立即下载
超多Xilinx FPGA工程例子及源码

1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB) EDK9.1嵌入式开发实验代码.zip (2.76 MB) FFT变换的IP核的源代码.zip (35.22 KB) EDK中PS2自定义IP.zip (29.69 KB) FM收音机的解码及控制器VHDL语言实现.zip (61.29 KB) FPGA语音通信平台设计实例.zip (62.09 KB) FPGA实现CAN总线控制器源码.rar (860.86 KB) IP camera的开源系统.zip (1.69 MB) LCD IP CORE.zip (347.12 KB) LCD12864 在Spartan-3E实现教程和代码.zip (1.08 MB) PCI Express IP核应用参考设计.zip (1.67 MB) PCI Express标准概述白皮书.zip (1.12 MB) PCIE DMA例子.zip (1.78 MB) PCI的核.zip (5.74 MB) PCI总线IP核(华为的商用).zip (31.33 KB) PS2键盘控制程序.zip (4.78 KB) PICOBLAZE控制LCD1602的源码.zip (759.6 KB) Sparten3E的EDK实验.zip (1.41 MB) System Generator的设计实例.rar (960.75 KB) The SDRAM controller is designed for the Virtex V300bg432-6.zip (2.35 MB) ucos_ii 在microblaze平台上的移植.zip (364.1 KB) USB IP核.zip (157.43 KB) USB2.0 IP核源代码.zip (206.47 KB) USB接口控制器参考设计VHDL代码(Xilinx).zip (58.43 KB) USB大容量存储开发板CPLD代码.zip (514.32 KB) USB接口应用系统设计实例.zip (10.67 KB) USB通信全套资料.zip (1.96 MB) Verilog编写的信道估计.zip (3.25 KB) Verilog编写的基于SPARTAN板的VGA接口显示程序.zip (3.34 MB) Verilog实现闰年的判断(ISE8.21中调试通过).zip (158.15 KB) VGA显示IP核(包括驱动).zip (31.63 KB) VHDL编写的PCI代码(PCI2.2兼容).zip (825.82 KB) VHDL实现对图像的采集和压缩.zip (425.1 KB) xilinx 3s400开发板厂家光盘源码(按键防抖动).zip (172.45 KB) Xilinx DDR2存储器接口调试代码.rar (2.63 MB) Xilinx DDR3最新VHDL代码(通过调试).rar (101.46 KB) Xilinx EDK工程一例MicroBlaze内置USB固件程序.rar (2.67 MB) Xilinx EDK设计试验.rar (5.51 MB) Xilinx ISE9.x FPGA_CPLD设计指南(原书光盘上的源码).zip (9.3 MB) Xilinx Sdram 参考设计:含Verilog和VHDL版本级详细说明文档.rar (368.68 KB) Xilinx SPARTAN-3E入门开发板实例.zip (401.57 KB) Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.zip (1.98 KB) Xilinx spratan3 xcs100E(VGA PS2).zip (2.14 MB) Xilinx TCP_IP协议实现.rar (2.45 MB) Xilinx 的Basys板VGA显示图片原码.zip (829.2 KB) Xilinx 的I2C工程.zip (223.23 KB) Xilinx 的IP:1024点FFT快速傅立叶变换.rar (615.23 KB) Xilinx 的用于设计SMBus控制器的源程序.zip (1.02 MB) Xilinx 高级试验的代码.rar (10.94 MB) Xilinx 官方网站提供的一个利用DCT进行图像压缩的设计参考.rar (70.84 KB) Xilinx 公司BASYs开发板自带的Demo程序.zip (2.1 MB) Xilinx 公司的加法器核.rar (1.32 KB) Xilinx 提供的高速多状态编码8b_10b编码器.zip (182.92 KB) Xilinx 提供的频率发生器的VHDL源码.zip (1015.12 KB) Xilinx.CPLD源码参考设计.zip (8.27 MB) 基于FPGA_CPLD和USB技术的无损图像采集卡.zip (120.02 KB) 基于FPGA实时处理的双目测距系统.zip (2.71 MB) 基于Spartan3E的串口调试和检测程序.rar (1.77 MB) 基于Spartan3火龙刀系列FPGA开发板制作的VGA实验例程.rar (11.49 KB) 基于XILINX的SPARTAN板的VGA接口显示程序.rar (2.02 MB) 基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序.rar (140.65 KB) 兼容opencores.org的I2C slave的RTL代码.zip (232.3 KB) 简易逻辑分析仪的设计用源代码.zip (105.8 KB) 扩频接收机设计实例.zip (2.27 KB) 麻省理工实验室的MIPS IP CORE.zip (37.78 KB) 摄像头的硬件函数(IP核).zip (394.74 KB) 实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真.zip (3.22 MB) 实现在Sparton-3E板卡上的按键及开关的控制.zip (2.97 MB) 用FPGA模拟VGA时序,PS_2总线的键盘接口VHDL源代码.zip (369.21 KB) 用FPGA实现数字锁相环.zip (208.72 KB) 用于XILINX_SARTEN-3E开发板上的LCD的控制.zip (4.83 MB) 在FPGACPLD中实现AD或DA的文章(英文Verilog).zip (71.62 KB) 在FPGA上实现CRC算法的程序.zip (11.38 KB)

立即下载
ALTERA FPGA开发实例详尽

Create a new Quartus® II project Choose supported design entry methods Compile a design into a PLD Locate resulting compilation information Create design constraints (assignments & settings) Manage I/O assignments Program/configure a PLD

立即下载
Verilog HDL设计与实战 (文字版)和Verilog HDL程序设计实例详解

《Verilog HDL设计与实战》力求提供一种快速入门的方法,适用于电子相关专业的大学生,以及FPGA的初学者和对FPGA有兴趣的电子工程师,5积分转给需要的同学,让我们一起奋战三星期,造个计算机! 目录 第一部分 ModelSim与Quartus Ⅱ的基本操作 第1章 ModelSim仿真工具与Quartus Ⅱ开发工具的基本操作 1.1 ModelSim仿真操作 1.1.1 新建ModelSim工程及源代码 1.1.2 ModelSim工程及代码编译 1.1.3 ModelSim工程的仿真运行 1.2 quartus Ⅱ开发工具的基本操作 1.2.1 Quartus Ⅱ工程的新建 1.2.2 quartus Ⅱ源代码设计 1.2.3 Quartus Ⅱ工程的编译与综合 1.2.4 Quartus Ⅱ工程的功能仿真 1.2.5 quartus Ⅱ工程的时序仿真 1.2.6 Quartus Ⅱ工程的FPGA引脚分配 1.2.7 Quartus Ⅱ工程的三种下载配置方式 1.3 quartus Ⅱ与ModelSim联合开发的基本操作 1.3.1 quartus Ⅱ代码设计与工程编译 1.3.2 Quartus Ⅱ调用ModelSim仿真 1.4 Quartus Ⅱ自带逻辑分析仪的基本操作 1.4.1 新建SignalTap Ⅱ Logic Analyzer逻辑分析仪文件 1.4.2 SignalTap工具的基本操作 1.5 本章知识点总结 第二部分 Verilog HDL的语法介绍 第2章 Verilog HDL的简要介绍 2.1 什么是Verilog HDL 2.2 Verilog HDL的发展历史 2.3 Verilog HDL的主要功能 2.4 Verilog HDL与VHDL的异同比较 2.4.1 Verilog HDL与VHDL的相同点 2.4.2 Verilog HDL与VHDL的不同点 2.4.3 如何对待Verilog HDL与VHDL 2.5 Verilog HDL代码的词法标记 2.5.1 Verilog HDL的标识符 2.5.2 Verilog HDL的空白符 2.5.3 Verilog HDL的注释 2.5.4 Verilog HDL的值集 2.5.5 Verilog HDL的数 2.5.6 Verilog HDL的字符串 2.5.7 Verilog HDL的文本宏 2.5.8 Verilog HDL的系统函数 2.5.9 Verilog HDL的关键字 2.6 Verilog HDL代码的基本结构 2.7 本章知识点总结 第3章 Verilog HDL的数据对象 3.1 线网型数据对象 3.1.1 线网型数据对象的种类 3.1.2 线网型数据对象的定义 3.1.3 线网型数据对象的多驱动源操作 3.1.4 线网型数据对象的使用 3.1.5 线网型数据对象的向量与标量 3.2 寄存器型数据对象 3.2.1 寄存器型数据对象的定义 3.2.2 寄存器型数据对象的使用 3.2.3 寄存器型数据对象的向量与标量 3.3 存储器型数据对象 3.3.1 存储器型数据对象的定义 3.3.2 存储器型数据对象的使用 3.4 整型数据对象 3.5 时间型数据对象 3.6 实型数据对象 3.7 参数型数据对象 3.8 字符串型数据对象 3.9 本章知识点总结 第4章 Verilog HDL操作符 4.1 Verilog HDL操作数 4.2 Verilog HDL操作符的意义与使用 4.2.1 赋值操作符 4.2.2 算术操作符 4.2.3 逻辑操作符 4.2.4 关系操作符 4.2.5 相等操作符 4.2.6 位操作符 4.2.7 缩减操作符 4.2.8 移位操作符 4.2.9 条件操作符 4.2.10 拼接操作符 4.3 Verilog HDL操作符优先级 4.4 本章知识点总结 第5章 Verilog HDL的并行语句 5.1 Verilog HDL并行语句在Verilog HDL程序中的位置 5.2 Verilog HDL并行语句的并行意义 5.3 assign连续赋值语句 5.4 模块实例化语句 5.4.1 Verilog HDL自带模块的实例化语句 5.4.2 Verilog HDL自定义模块的实例化语句 5.5 initial初始化语句 5.6 always进程语句 5.7 本章知识点总结 第6章 Verilog HDL的顺序语句 6.1 顺序语句在Verilog HDL程序中的位置 6.2 顺序语句的并行执行 6.3 顺序赋值语句 6.4 if条件选择语句 6.4.1 单分支if条件选择语句 6.4.2 双分支if条件选择语句 6.4.3 多分支if条件选择语句 6.5 case条件选择语句 6.5.1 普通ease条件选择语句 6.5.2 casez条件选择语句 6.5.3 casex条件选择语句 6.6 循环语句 6.6.1 for循环语句 6.6.2 repeat循环语句 6.6.3 while循环语句 6.6.4 forever循环语句 6.7 本章知识点总结 第7章 Verilog HDL的自定义原语UDP 7.1 UDP的定义 7.2 组合电路UDP建模 7.3 时序UDP建模 7.3.1 电平触发的时序UDP建模 7.3.2 边沿触发的时序UDP建模 7.3.3 混合触发的时序UDP建模 7.4 UDP模块的实例化 7.5 本章知识点总结 第8章 Verilog HDL的任务与函数 8.1 Verilog HDL的任务 8.1.1 Verilog HDL任务的定义 8.1.2 Verilog HDL任务的调用 8.2 Verilog HDL的函数 8.2.1 Verilog HDL函数的定义 8.2.2 Verilog HDL函数的调用 8.3 Verilog HDL任务与函数的静态与动态的区别 8.4 Verilog HDL的系统任务与函数 8.4.1 显示类系统任务 8.4.2 文件输入/输出类系统任务与函数 8.4.3 时间标度类系统任务 8.4.4 仿真控制类系统任务 8.4.5 仿真时间类系统任务 8.4.6 类型转换类系统函数 8.4.7 随机分布类系统函数 8.4.8 其他系统任务与函数 8.5 本章知识点总结

立即下载
双BUFF乒乓操作案例

乒乓操作的处理流程为:输入数据通过“输入数据选择单元"将数据等时分配到两个数据缓冲模块中,在第一个缓冲周期,将输入的数据流缓存到“数据缓冲模块1"中,在第二个缓冲周期,通过“输入数据单元”切换,将输入的数据缓存到“数据缓冲模块2’’,同时将“数据缓冲模块1”缓存的第一个周期数据通过“数据选择单元”的选择,送到“数据流运算处理模块’’进行处理,在第三个缓冲周期通过“输入数据选择单元"的再次切换,将输入的数据流缓存到“数据缓冲模块1”中,同时将“数据缓冲模块2”缓存的第二个周期的数据通过“输出数据选择单元”的切换,送到“数据流运算处理模块”进行运算处理。如此循环。

立即下载
FPGA入门学习资料(含14个完整工程实例,basys3,nexys2开发板资料,verilog 语法相关资料)

FPGA 完整工程,非常适合新手入门,14个例子带你轻松入门FPGA,各编译环境适用,还附带basys3,nexys2开发板资料,verilog 语法相关资料

立即下载
在FPGA中用verilog实现开方运算

在FPGA中用verilog实现开方运算

立即下载
利用Verilog实现AD7609控制并串口发送

最近自己做的利用赛灵思Spartan-6实现对AD7609的控制,采集8路18位数字信号后,扩展成32位(int型)并利用串口发送。亲测可用!(只有源文件)

立即下载
FPGA 实例程序 verilog

FPGA 实例程序 verilog

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

FPGA verilog实例

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: