华为FPGA设计规范

FPGA 设计流程指南

前言

本部门所承担的 FPGA 设计任务主要是两方面的作用：系统的原型实现和 ASIC 的原

型验证。编写本流程的目的是：

 在于规范整个设计流程，实现开发的合理性、一致性、高效性。

 形成风格良好和完整的文档。

 实现在 FPGA 不同厂家之间以及从 FPGA 到 ASIC 的顺利移植。

 便于新员工快速掌握本部门 FPGA 的设计流程。

1. 基于 HDL 的 FPGA 设计流程概述...............................................................................................1

1.1 设计流程图...........................................................................................................................1

1.2 关键步骤的实现...................................................................................................................2

1.2.1 功能仿真....................................................................................................................2

1.2.2 逻辑综合....................................................................................................................2

1.2.3 前仿真........................................................................................................................3

1.2.4 布局布线....................................................................................................................3

1.2.5 后仿真（时序仿真）................................................................................................4

2. Verilog HDL 设计...........................................................................................................................4

2.1 编程风格（Coding Style）要求..........................................................................................4

2.1.7 注释............................................................................................................................6

2.1.8 参考 C 语言的资料...................................................................................................6

2.1.9 可视化设计方法........................................................................................................6

2.2 可综合设计...........................................................................................................................6

2.3 设计目录...............................................................................................................................6

3. 逻辑仿真.........................................................................................................................................7

3.1 测试程序（test bench）.......................................................................................................7

3.2 使用预编译库.......................................................................................................................7

4. 逻辑综合.........................................................................................................................................8

4.1 逻辑综合的一些原则...........................................................................................................8

1. 基于 HDL 的 FPGA 设计流程概述

1.1 设计流程图

说明：

 逻辑仿真器主要指 modelsim，Verilog-XL 等。

（ 1 ）设计定义

（ 2 ） HDL 实现

（ 3 ）功能仿真

（ 4 ）逻辑综合

逻辑仿真器

逻辑仿真器

（ 8 ）静态时序分

析

 逻辑综合器主要指 LeonardoSpectrum、Synplify、FPGA Express/FPGA Compiler 等。

 FPGA 厂 家 工 具 指 的 是 如 Altera 的 Max+PlusII 、 QuartusII ， Xilinx 的

Foundation、Alliance、ISE4.1 等。

1.2 关键步骤的实现

1.2.1 功能仿真

说明：

“调用模块的行为仿真模型”指的是 RTL 代码中引用的由厂家提供的宏模块/IP，如

Altera 提供的 LPM 库中的乘法器、存储器等部件的行为模型。

1.2.2 逻辑综合

）

HDL 网表

（ netlist

）

bench ）