没有合适的资源?快使用搜索试试~ 我知道了~
高级ASIC芯片综合.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 87 浏览量
2022-07-04
03:38:51
上传
评论
收藏 1.22MB PDF 举报
温馨提示
试读
18页
高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf高级ASIC芯片综合.pdf
资源推荐
资源详情
资源评论
高级 ASIC 芯片综合
翻译者:阿信
使用 Synopsys 公司的 Design Compiler Physical Compiler 和 PrimeTime
第二版
1
目录
写在前面
前言
前言
事实证明,相对于集成电路 IC 设计规模半导体产业是相对??。作为一个团
体,80 年代中期,每个芯片集成了大约 1000 个晶体管,我们称之为大规模集成
电路(LSI),仅仅在大约两年后,每个芯片的晶体管集成数量就达到了 1 万~10
万个,我们所用的术语也迅速的变成了甚大规模集成电路(VLSI)。
Preface 前言
这本书的第二版描述了一些使用 Synopsys 公司的一套工具在 ASIC 芯片设计中
的高级概念和技术,包括 ASIC 芯片综合,物理综合,形式验证和静态时序分析
等。另外,对 ASIC 的整个设计流程和沈亚微米(Very-Deep-Sub-Micron)设计
技术作了详细的介绍。
这本书的重点是在 Synopsys 工具的实时使用上,用工具去解决在深亚微米尺寸
领域的各种问题。将展示给读者解决在亚微米 ASIC 设计复杂问题的有效设计方
法。重点就在 HDL 的编码风格,综合和优化,动态仿真,形式验证,可测性设
2
计 DFT 扫描链的插入,版图设计的连接,物理综合和静态时序分析。在每一步,
确定设计流程中每一段的问题,问题的解决方法并围绕此问题展开详细的论述。
另外,关于版图设计的关键问题,比如时钟的综合和最后的集成也作了较长篇幅
的讨论。最后,这本书深入的讨论了基本的 Synopsys 技术库和编码风格,综合
优化技术。
这本书的读者对象是刚刚工作的 ASIC 设计工程师和学习过 ASIC 大规模集成
电路设计与可测性设计课程的高年级学生。这本书并不是想取代 Synopsys 的参
考手册,而是为任何参与 ASIC 设计的人员而写。同时,这本书对那些没有版图
能力或者自己有技术库但是需要其他公司来做后端集成和最终制造器件的计者
(和公设司)都是很有用。因为到深亚微米技术会遇到各种各样的问题,本书提
供了可选择的;
这本书同时也介绍了设计人员对不同 EDA 工具商提供的各种工具时所面临常见
问题的解决方法。
这本书中的所有 Design Compiler 命令都更新为 Tcl 版本的命令。为了尽量反映
最新版(2000.11—SP1)的 Synopsys 的这套工具,这些命令都作了及时的更新。
各章概要
第一章简要介绍了用 Synopsys 工具设计 ASIC 流程时各种不同平台。这个设
计流程在此作了精简的描述,从概念到流片。这一章对那些想学习ASIC 设计的
整个流程但还没有钻研过芯片设计到集成的整个流程的设计者是非常有用的。
第二章论述了第一章中描述的 ASIC 设计流程中的实践方面的问题。初学者
可以把这一章作为指导手册。有使用 Synopsys 工具经验的设计者可以把这一章
作为有益的参考。没有使用 Synopsys 工具作综合经验的读者可以先跳过本章,
在读完后续章节后再读这一章。
综合的基本概念在第三章有详细的解释。这些综合术语的概念贯穿到后面的
3
所有章节。读者将会发现这些信息非常有用,可以对这些工具及工具的使用环境
有一个基本的理解。
第四章对 Synopsys 技术库做了基本的讲述。设计这常常对技术库的技术细
节不够了解,同时这些库包含了各种具有不同驱动能力的库单元。然而,一个拥
有丰富单元的库往往决定了综合的最终质量。因此,这一章就从设计者的角度来
讲述 Synopsys 技术库。集中讲述延迟的计算方法和其他技术,这些技术主要用
来改变技术库的行为,提高综合的质量。
合适的功能划分和好的编码风格是获得好的输出结果的必然要求。第 5 章讲
述了各种技术来指导读者该怎样做合适的功能划分来达到预期的优化目标。另
外,这一章也讲述了 HDL 的编码风格,并举出多个附有点评的例子来引导读者
编写出逻辑速度更快面积更小的设计。
Design Compiler 综合和优化所使用的命令在第 6 章作了描述。这一章包含
了对 Synopsys 工具的初学者和有经验的人员都非常有用的信息。这一章注重实
际应用。这一章列举了数个例子来指导读者对这些命令的使用。
第 7 章讨论了为满足时许和面积要求的优化技术。在老版本的 DC 和新版
本的 DC 都有讲述,重点是新版本。重点讲述了 Design Compiler 中采用的新的
优化技术“TNS”。同时对各种逻辑优化技术也作了详细介绍。另外,对不同编
译策略的优点和缺点也给出了详细的讨论。
可测性(DFT Design For Test )设计技术越来越成为 ASIC 设计工程师考虑
的一大要素。第 8 章对当今设计界所使用的各种 DFT 技术作精简的描述,随后
对使用 Synopsys 的 Test Compiler 工具作器件的扫描插入给出了详细介绍。介绍
了 Design Compiler 做扫描链插入的命令。介绍一些指导方针来处理 DFT 设计的
中的各种问题。
第 9 章介绍了 Design Compiler 与后端版图的连接特性,描述了前端和后端
工具的接口。同时,这一章介绍了设计中版图优化的一些策略。这包括 in-place
4
剩余17页未读,继续阅读
资源评论
不吃鸳鸯锅
- 粉丝: 8237
- 资源: 2万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- IMG_20240425_120538.jpg
- My Complete Genome_6k Base-Pairs of Phenotype SNPs_Complete Raw Data.zip
- qt 的mqtt测试demo
- 移动应用开发教程-zip.zip
- mosquitto-2.018-install-windows-x64
- FTPServer FTP 服务器,绿色免安装,单文件
- 梦畅语音点名软件,上课点名
- 利用ADNI数据集和标签,在tensorflow框架上使用tensorlayer接口,通过架构u-net实现海马体的分割
- Kutools for Word v9.0 office word 插件
- 修复Windows 10 LTSC 2021资源占用率高
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功