电源完整性设计.PDF

电源完整性设计是电子工程中的关键环节，特别是在高集成度的芯片设计中，电源噪声的管理至关重要。电源噪声问题源于芯片内部晶体管的大量并存，每个晶体管在切换状态时都会对公共供电节点产生影响，导致电源噪声在芯片内部传播。这种噪声可能导致逻辑错误，因为门电路间的非同步状态转换可能会放大电源噪声，特别是在门电路的不确定状态下，噪声可能产生脉冲干扰，影响电路的正确运行。此外，电源噪声还会影响晶振、PLL、DLL的稳定性，降低AD转换的精度。 电源完整性设计的第二个方面是电源系统噪声余量分析。芯片制造商通常提供一个工作电压范围，这个范围考虑到直流输出误差和电源噪声峰值。例如，3.3V芯片的工作电压可能在3.13V到3.47V之间，允许的噪声峰值通常不超过±2.5%。然而，现代稳压芯片的精度可以更高，如TPS54310和AMS1117，但实际应用中要考虑负载条件、工作温度等因素，因此设计时通常仍以±2.5%作为参考。计算电源噪声余量时，需要减去稳压芯片的输出精度，余量应该足够应对各种不确定性。 在计算电源噪声余量时需注意四个方面：稳压芯片的输出电压受外围元件影响，不易精确预估；工作环境的变化和器件的老化可能改变芯片性能；第三，负载变化会影响稳压芯片的输出电压；电源噪声不是唯一影响信号质量的因素，还需考虑信号完整性的其他问题。 电源系统的噪声来源主要包括稳压电源芯片自身的输出纹波、输入电源的噪声以及电路板上的电磁干扰。稳压电源的输出并非绝对平稳，其波动会导致噪声。输入电源的不纯也会引入噪声，这可能来自电网、电源线或者相邻电路的干扰。电路板设计中的布局和布线也可能产生噪声，尤其是在高速数字电路中，电源和地线的布局对电源完整性有重大影响。 为了确保电源系统的稳定性，设计者需要在设计初期就考虑电源完整性，遵循成熟的设计原则，确保足够的噪声余量，并且要特别关注低电压等级的电源，因为它们对噪声更敏感。同时，模拟电路和时钟系统对电源噪声的容忍度更低，设计时需要额外的注意。电源完整性设计是一个复杂而重要的过程，它直接关系到电子设备的性能和可靠性。