没有合适的资源?快使用搜索试试~ 我知道了~
基于cpld的移动通信调制编码技术的研究报告-毕设论文.doc
0 下载量 182 浏览量
2023-07-10
13:04:28
上传
评论
收藏 1.46MB DOC 举报
温馨提示
![preview](https://dl-preview.csdnimg.cn/88028511/0001-4c3b61b806149aa2f966a855c1c8078b_thumbnail-wide.jpeg)
![preview-icon](https://csdnimg.cn/release/downloadcmsfe/public/img/scale.ab9e0183.png)
试读
46页
基于cpld的移动通信调制编码技术的研究报告-毕设论文.doc
资源推荐
资源详情
资源评论
![doc](https://img-home.csdnimg.cn/images/20210720083327.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![txt](https://img-home.csdnimg.cn/images/20210720083642.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![](https://csdnimg.cn/release/download_crawler_static/88028511/bg1.jpg)
目 录
第一章 绪论 .......................................................1
1.1 研究背景 ......................................................1
1.2 研究思路和方案分析 ............................................1
1.3 论文的主要工作 ................................................3
第 2 章 可编程片上系统开发技术 ..............................4
2.1 可编程逻辑器件简介 ............................................4
2.2 可编程片上系统开发软件 ........................................4
2.3 硬件描述语言 VHDL 简介 .........................................6
第三章 系统的组成及工作原理.................................7
3.1 M 序列产生器..................................................7
3.2 QPSK 调制解调..................................................8
3.2.1 多进制相移键控基本原理 ......................................8
3.2.2 QPSK 调制 ...................................................9
3.2.3 QPSK 解调...................................................13
3.2.4 调制解调系统 ...............................................14
3.3 卷积码编码译码 ...............................................15
3.3.1 纠错编码基础 ...............................................15
3.3.2 卷积码编码 .................................................15
3.3.3 卷积码的解码 ...............................................17
3.3.4 卷积码编码译码系统 .........................................22
3.4 小型移动通信系统..............................................23
第四章 硬件部分 ...............................................24
第五章 总结 ....................................................27
参考文献........................................................28
致 谢 ..........................................................29
附录 1...........................................................30
附录 2...........................................................39
![](https://csdnimg.cn/release/download_crawler_static/88028511/bg2.jpg)
南昌航空大学学士学位论文
1
毕业设计(论文)原创性声明和使用授权说明
原创性声明
本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的
指导下进行的研究工作及取得的成果。尽我所知,除文中特别加以标注
和致谢的地方外,不包含其他人或组织已经发表或公布过的研究成果,
也不包含我为获得 及其它教育机构的学位或学历而使用过的
材料。对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作
了明确的说明并表示了谢意。
作 者 签 名: 日 期:
指导教师签名: 日 期:
使用授权说明
本人完全了解 大学关于收集、保存、使用毕业设计(论文)
的规定,即:按照学校要求提交毕业设计(论文)的印刷本和电子版本;
学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与
阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;
在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。
作者签名: 日 期:
![](https://csdnimg.cn/release/download_crawler_static/88028511/bg3.jpg)
南昌航空大学学士学位论文
2
学位论文原创性声明
本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究
所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包
含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出
重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到
本声明的法律后果由本人承担。
作者签名: 日期: 年 月 日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定,同
意学校保留并向国家有关部门或机构送交论文的复印件和电子版,允许
论文被查阅和借阅。本人授权 大学可以将本学位论文的全
部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等
复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
作者签名: 日期: 年 月 日
导师签名: 日期: 年 月 日
![](https://csdnimg.cn/release/download_crawler_static/88028511/bg4.jpg)
南昌航空大学学士学位论文
3
第一章 绪论
1.1 研究背景
近 年 来 , 随 着 半 导 体 工 艺 技 术 和 设 计 方 法 的 迅 速 发 展 , 系 统 级 芯 片
SOC( System-on-Chip)的设计得以高速发展。但是,由于 SOC 产品设计具有开发周期
相对较长、高成本和高风险等特点,对市场的变化非常敏感,这使得 SOC 在消费电
子、汽车电子、工业设计领域的发展进程仍然缓慢。与此同时,当今的制造工艺能够
提供更多更高速的逻辑、更快的 I/O 和更低价位的新一代可编程逻辑器件,现场可编
程门阵列 CPLD (Complex Programmable Logic Device)己然进入嵌入式应用领域,
高性能 CPLD 也不再局限于引进系统粘合逻辑,也可作为 SOC 平台。由于 CPLD 的
现场可编程特征,它己成为更具灵活性和广泛性发展前景的工业设计平台
。
与传统电路设计方法相比,CPLD 具有功能强大、开发过程投资小、周期短、便
于修改及开发工具智能化等特点。使用 CPLD 器件设计数字电路,不仅可以简化设计
过程,而且可以降低整个系统的体积和成本,增加系统的可靠性。CPLD 可轻易地被
修改变更、修复缺陷,或在用户需要升级和配合市场发展时去创制未来的衍生产品。
它们无需花费传统意义下制造集成电路所需大量时间和精力,避免了投资风险,成为
电子器件行业中发展最快的一族。
1.2 研究思路和方案分析
设计调制解调器,可以考虑用通用 DSP 芯片的方案。这种方案的通用 DSP 具备
灵活的可编程性和高效的性能,有的甚至还集成了通用微控制器。方框图如图 1-1 所
示:
![](https://csdnimg.cn/release/download_crawler_static/88028511/bg5.jpg)
南昌航空大学学士学位论文
4
图 1-1 通用 DSP 方案
通用 DSP 都是按程序循序执行,即串行构架,这限制了通用 DSP 不能达到很高
的速度。但是调制和编码单元中往往用到滤波器,乘法器,直接频率合成器等需要高
速时钟的器件。虽然通用 DSP 具有哈佛结构,多重总线,超标量流水线,分支预测
等先进的技术,但是都不可能从本质上改变程序循序执行的缺点,在需要高速应用的
场合通用 DSP 往往不能胜任。而使用专用 DSP 虽然能解决好速度的问题但是可编程
能力有限。
下面我们用 CPLD 代替上面方案中的通用 DSP 和变频器。方框图如图 1-2 所示:
图 1-2 CPLD 方案
CPLD 内部有丰富的资源能配置成各种形式的电路。用 CPLD 代替通用 DSP 后
不仅灵活性没有降低,性能却有极大的提高。CPLD 内部能被编成将所有的功能以并
行方式执行大大加快了速度。对于要求更高性能使还能使用流水线设计进一步提高数
据吞吐量。CPLD 可以设计多个并行模块的系统,速度高,同时具有高度灵活甚至能
改变系统构架。
Pc 机
通用微
控制器
通用
DSP
数字变
频器
D/A
接口层 配置层 处理层
Pc 机
通用微
控制器
CPLD D/A
接口层 配置层 处理层
剩余45页未读,继续阅读
资源评论
![avatar-default](https://csdnimg.cn/release/downloadcmsfe/public/img/lazyLogo2.1882d7f4.png)
![avatar](https://profile-avatar.csdnimg.cn/b4e33dee3e6f433ca7c85e388d1cba5c_m0_64342982.jpg!1)
yyyyyyhhh222
- 粉丝: 418
- 资源: 6万+
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助
![voice](https://csdnimg.cn/release/downloadcmsfe/public/img/voice.245cc511.png)
![center-task](https://csdnimg.cn/release/downloadcmsfe/public/img/center-task.c2eda91a.png)
安全验证
文档复制为VIP权益,开通VIP直接复制
![dialog-icon](https://csdnimg.cn/release/downloadcmsfe/public/img/green-success.6a4acb44.png)