甲，乙双方用按键的快慢来表示力量的大小，甲组按键快，则执行加法计数，
乙组按键快，则执行减法计数。在游戏开始时，可按复位键对加减计数器进行置
数，根据题目要求，可置数为 0（这里采用 74LS192芯片，为异步置数），再由
译码器输出送到显示电路，此时位于中间的灯亮，当比赛结束时，输出返回使计
数器停止计数，输出保持。此时优胜的一方所对应的计数器加一，输的一方所对
应的计数器不计数。
74LS192 为 可 预 置 的 十 进 制 同 步 加 / 减 计 数 器，具有异步清
零和异步置数功能。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态
如何，即可完成清除功能。当置入控制端（PL）为低电平时，不管时钟 CP 的状
态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。
192 的计数是同步的，靠 CPD、CPU同时加在 4 个触发器上而实现。在 CPD、CPU
上升作用下 Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进
行加计数或减计数时可分别利用 CPD或 CPU，此时另一个时钟应为高电平。当计
数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为 CPU 低电平部
分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，
其宽度为 CPD低电平部分的低电平脉冲。当把 TCD和 TCU分别连接后一级的 CPD、
CPU，即可进行级联。以下是有关 74LS192芯片的一些基本图示说明。
评论0
最新资源