基于TSMC 12nm 的GPU 低功耗设计与物理实现
本资源摘要信息主要介绍基于TSMC 12nm工艺的GPU低功耗设计与物理实现的研究论文。论文的主要工作包括：完成了GPU模块的低功耗设计与物理实现、宏单元布局的优化设计、时钟树综合策略的优化设计、时序修复流程的优化设计等。通过对物理实现过程中的不足进行优化，进一步降低GPU模块物理实现后的功耗。
1、低功耗设计与物理实现
论文采用了多电压域设计、门控时钟、电源开关、多阈值器件等低功耗优化技术对GPU模块进行了低功耗设计与物理实现。这些技术可以降低GPU模块的功耗，提高其能效性。
2、宏单元布局的优化设计
宏单元布局是物理实现的基础，优秀的宏单元布局可以加速时序收敛，降低物理实现后的面积和功耗。论文对前代GPU项目宏单元布局进行了分析，并提出优化建议，改善宏单元布局的结果。
3、时钟树综合策略的优化设计
论文采用了Synopsys的CCD（Concurrent clock & data flow）技术，相对于传统时钟树综合策略，CCD技术可以改善时钟树综合与优化后的时序情况，降低时序违例的数量，进而降低后续阶段修复时序违例所使用的低阈值、短沟道器件的数量，达到降低功耗的目的。
4、时序修复流程的优化设计
论文编写脚本优化时序修复流程，使用较小功耗代价优先修复部分特殊的时序违例，降低后续时序修复的数量。然后混合使用ICE（Integrated Circuit Explorer）和PrimeTime进行时序修复，进一步提升时序修复的效果和降低时序修复后的功耗。
5、物理实现后的结果分析
论文使用优化后的流程，对GPU模块重新进行物理实现，将其结果与先前结果进行对比。结果表明：在完成所有时序、物理签核流程后，GPU模块不同层次子模块中低阈值、短沟道器件的比例都有所降低；满足最大静态功耗不大于30mW，最终动态功耗不大于600mW的设计目标；基于优化后流程，该GPU模块实现了更好的结果。相对于优化前静态功耗降低了14.72%，动态功耗降低了4.93%，总功耗降低了5.4%，满足流程优化的目标。
本论文对基于TSMC 12nm工艺的GPU低功耗设计与物理实现进行了深入研究和优化，获得了较好的结果，对于未来GPU模块的设计和实现具有重要的参考价值。
