信道极化： 一种构造对称二进制输入无记忆信道的容量实现码的方法
需积分: 43 173 浏览量
2022-10-10
12:19:53
上传
评论 1
收藏 1.1MB PDF 举报
信道极化：
一种构造对称二进制输入无记忆信道的容量实现码的方法
摘要：
提出了一种称为信道极化的方法，用来构造实现任何给定的二进制输入离散
无记忆信道(B-DMC)W 的对称容量 I(W)的码序列。对称容量是使用具有相等概率
的信道的输入字符可以达到的最高速率。信道极化是指可以从给定(B-DMC)W 的
N 个独立副本中合成第二组 N 个二进制输入信道
}1:{
)(
NiW
i
N
，使得当 N 变大
时，
)(i
N
W
接近 1 的索引 i 的分数接近
)(WI
，
)(i
N
W
接近 0 的索引 i 的分数接近
)(1 WI
。
极化信道
}{
)(i
N
W
对于信道编码是条件良好的：只需要通过容量接近 1 的信道以速
率 1 发送数据，其余信道以速率 0 发送数据。基于此思想构造的码称为极化码。
本文证明了，给定任意
0)( WI
的(B-DMC)W 和任意目标码率
)(WIR
，存在一
个极化码序列
}1;{ nC
n
，使得
n
C
的块长
n
N 2
，码率
R
，在与码速率无关的
情况下,逐次抵消译码下的块差错概率有界为
)(),(
4
1
NORNP
e
。这种性能可以通
过编码器和解码器来实现，每个编码器和解码器的复杂度分别为
)log( NNO
。
I.引言与概述
Shannon 关于有噪的信道编码定理的一个令人着迷的证明是，他使用随机编
码方法来显示容量实现代码序列的存在，而不给出任何特定的这种序列[1]。从
那时起，构造具有低编码和解码复杂度的可证明容量的代码序列成为了一个遥不
可及的目标。本文是针对 B-DMC 类的这一目标的尝试。
在这一部分中，我们将对本文的主要观点和结果进行说明。首先，我们给出
了一些定义，并陈述了通篇使用的一些基本事实。
A.前期工作
一个二进制输入离散无记忆信道（B-DMC）可表示为
YXW :
表示为具有
输入字母 X，输出字母 Y 和转移概率
YyXxxyW ,)|( ，
。由于信道是二进制
剩余51页未读，继续阅读
评论0
最新资源