多思计算机组成原理实验一.docx

"多思计算机组成原理实验一" 本实验是计算机组成原理实验之一，旨在让学生熟悉多思计算机组成原理网络虚拟实验系统的使用方法，并掌握全加器的逻辑结构和电路实现方法。 实验目的： 1. 熟悉多思计算机组成原理网络虚拟实验系统的使用方法。 2. 掌握全加器的逻辑结构和电路实现方法。 实验要求： 1. 做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。 2. 按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。 3. 写出实验报告。 实验电路： 本实验使用的主要元器件有：与非门、异或门、开关、指示灯。 一位全加器实验电路如图 1.1 所示，图中涉及的控制信号和数据信号如下： 1. Ai、Bi：两个二进制数字输入。 2. Ci：进位输入。 3. Si：和输出。 4. Ci+1：进位输出。 一位全加器的逻辑结构如图 1.1 所示，逻辑方程如下： Si=Ai⊕Bi⊕Ci (1.1) Ci+1=AiBi+BiCi+CiAi 实验内容与步骤： 1. 运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图 1.1 所示搭建实验电路，得到如图 1.2 所示的实验电路。 2. 打开电源开关，按表 1-1 中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表 1-1 中的输出值。 3. 关闭电源开关，增加元器件，实现一个 2 位串行进位并行加法器。用此加法器进行运算，根据运算结果填写好表 1-2。 思考与分析： 1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？ 答：串行进位并行加法器是从最低位进到最高位，即整个进位是分若干步骤进行的，因此主要缺点缺点是运算速度慢。改进方法：将串行进位并行加法器改进成超前进位加法器，超前进位加法器所有位数进位是同时完成的，一个 CP 脉冲就能完成整个进位过程，即每一位的进位根据各位的输入同时预先形成，而与低位的进位无关，运算速度快。 2. 能使用全加器构造出补码加法/减法器吗？ 答：能。因为当前计算机中加法和减法都是通过加法器来实现的，数值一律用补码来存储可以将符号位和其他位一起处理，便于加法和减法运算。 通过本实验，学生可以掌握全加器的逻辑结构和电路实现方法，并理解串行进位并行加法器的原理和缺陷，掌握超前进位加法器的改进方法和补码加法/减法器的构造方法。