FPGA XC6SLX16驱动静态数码管(Verilog HDL实现).zip

preview
共65个文件
xmsgs:7个
xrpt:4个
xml:4个
版权申诉
0 下载量 56 浏览量 2023-04-11 08:50:18 上传 评论 收藏 224KB ZIP 举报
不脱发的程序猿
  • 粉丝: 24w+
  • 资源: 5779
上传资源 快速赚钱
voice
center-task 前往需求广场,查看用户热搜