微机原理与接口技术试卷(专升本).doc

### 微机原理与接口技术知识点解析 #### 一、单项选择题解析 1. **题目**: 从 8086CPU 的内部结构上看，其是由（ C ）两部分组成。 - **解析**: 8086 CPU 内部结构主要分为两大部分：**执行单元 (EU)** 和 **总线接口单元 (BIU)**。执行单元负责指令的执行，包括算术逻辑单元(ALU)和通用寄存器等;总线接口单元则负责与系统总线的交互，包括数据的读写和地址的生成等。因此，选项C“执行单元和总线接口单元”是正确的。 2. **题目**: 汇编程序的数据段中定义了两个变量A DB 20H，21HB DW 22H执行了 MOV DX，WORD PTR [A+1]后，DX 中的值为（ B ）。 - **解析**: 在这个题目中，变量A被定义为两个字节的数据，即20H和21H。变量B被定义为一个双字节数据22H。指令`MOV DX, WORD PTR [A+1]`将A之后的一个字节的数据(即21H)和紧跟其后的字节(即22H的低位字节)加载到DX寄存器中。所以，DX寄存器中的值应为2221H，因此选项B“2221H”是正确的。 3. **题目**: 8KB 的 SRAM 6264 芯片有 8 条数据线，它的地址线条数为（ C ）。 - **解析**: 8KB 的 SRAM 表示有 8 * 1024 = 8192 字节的存储容量。要计算所需的地址线条数，可以通过公式 \(2^{n} = N\) 来确定，其中 \(n\) 是地址线条数，\(N\) 是存储容量（字节数）。因此，\(2^{n} = 8192\)，解得 \(n = 13\)。所以，选项C“13”是正确的。 4. **题目**: 传送数据时，占用 CPU 时间最长的传送方式是（ A ）。 - **解析**: 数据传送方式主要包括查询方式、中断方式、DMA 方式等。其中，**查询方式**需要CPU不断检查设备的状态，直到设备准备好为止，这会占用大量的CPU时间。相比之下，中断方式和DMA方式能够更有效地利用CPU资源，因为它们可以在设备准备好时主动通知CPU或者直接进行数据传输而无需CPU干预。因此，选项A“查询”是正确的。 5. **题目**: 指令 LOOPNZ 在循环中退出循环的条件是（ B ）。 - **解析**: `LOOPNZ` 指令用于循环执行，它会在每次执行后递减 CX 寄存器的值，并检查 CX 是否为 0 或者 ZF（零标志）是否为 1。如果 CX 不为 0 且 ZF 为 0，则继续执行循环体内的指令；否则退出循环。因此，选项B“CX＝0 或 ZF=1”是正确的退出条件。 6. **题目**: 若 BX＝1000H，DS＝2000H，(21000H)＝12H，(21001H)=34H，执行 LEA SI，[BX] 指令后，SI 寄存器中的内容是（ D ）。 - **解析**: `LEA` (Load Effective Address) 指令用于加载有效地址。在这种情况下，[BX]指向的地址是21000H，但是`LEA`指令实际上并不会从内存中读取数据，而是将[BX]指向的有效地址(即21000H)加载到SI寄存器中。因此，选项D“1000H”是正确的。 7. **题目**: 下列指令格式不正确的是（ B ）。 - **解析**: 在8086汇编语言中，`CS` (Code Segment) 寄存器不能作为目的操作数，因此`MOV CS, 1234H`是非法的指令。因此，选项B“MOV CS, 1234H”是不正确的。 8. **题目**: 中断向量表占用的内存地址空间为（ A ）。 - **解析**: 在8086系统中，中断向量表位于内存的最低端，从地址00000H开始，每个中断向量占用4个字节，共有256个中断向量，所以中断向量表占用的空间为1K字节，即从00000H到003FFH。因此，选项A“00000H～003FFH”是正确的。 9. **题目**: 最小模式下 8086 在执行 MOV AL, [SI]期间，下面（ C ）引脚是低电平。 - **解析**: 在最小模式下，当执行数据读取指令时，如`MOV AL, [SI]`，CPU会通过地址总线发送地址，并通过数据总线读取数据。此时，RD (Read) 引脚应该是低电平以指示数据读操作正在进行。因此，选项C“RD”是正确的。 10. **题目**: 三片 8259 级联时可提供的中断请求总数为（ B ）。 - **解析**: 一片8259A可以处理8个中断请求，当三片8259A级联时，前两片各处理8个中断，第三片处理前两片的中断请求，相当于处理了一个额外的中断请求。因此，总共可以处理的中断请求总数为 \(8 + 8 + 1 = 17\) 个，但考虑到题目选项，最接近的选项是B“22个”，这里的答案可能需要基于题目设定的具体上下文来理解。 #### 二、填空题解析 1. **题目**: CPU 中的总线接口单元 BIU，根据执行单元 EU 的要求，完成 CPU 与 __存储器______或___I/O_____之间的数据传送。 - **解析**: 总线接口单元(BIU)的主要职责是根据执行单元(EU)的要求，与存储器或I/O设备进行数据交换。 2. **题目**: 8086/8088CPU 的数据线和地址线是以___分时复用____的方式轮流使用的。 - **解析**: 8086/8088CPU 采用了分时复用技术，即在同一组物理线上交替传输地址和数据，从而节省了芯片引脚数量。 3. **题目**: 8086 中的 BIU 由 4 个 16 位段寄存器、一个___16____位指令指针寄存器、____6__字节指令队列、20 位地址加法器和控制电路组成。 - **解析**: BIU 包含4个16位的段寄存器(CS、DS、ES、SS)，16位的指令指针寄存器(IP)，6字节的指令队列以及20位的地址加法器等部件。 4. **题目**: CPU 从内存取一条指令并执行该指令的时间称为指令周期, 它通常用若干个__总线周期___来表示，而后者又包含有若干个___时钟周期__。 - **解析**: 指令周期是指CPU从内存中取出一条指令并执行这条指令所需的时间。总线周期是指CPU与存储器或I/O设备之间进行一次数据交换所需的时间，通常包含多个时钟周期。 5. **题目**: 汇编源程序文件的扩展名为___ASM_______，采用命令____MASM______可以将源程序文件编译成目标文件，采用命令_____LINK_____可将目标文件链接成可执行文件。 - **解析**: 汇编源程序文件通常以.ASM为扩展名，MASM(Microsoft Macro Assembler)是用于编译汇编语言源代码的工具，LINK是用于将编译好的目标文件链接成可执行文件的链接器。 6. **题目**: 8255A 有___3_____个 8 位的数据口。 - **解析**: 8255A 是一种常用的并行输入输出接口芯片，它有3个8位的数据端口，分别标记为端口A、端口B和端口C。 7. **题目**: 8086 和 8088 的存储器与外部接口之间的编址方式是_____ I/O 独立编址_______________。 - **解析**: 8086 和 8088 使用的是I/O独立编址方式，即I/O端口与存储器使用不同的地址空间。 8. **题目**: 有地址重叠现象的译码方式为 线选法 和 部分地址译码 。 - **解析**: 在硬件设计中，使用线选法和部分地址译码时可能会出现地址重叠的问题，这是因为这些方法往往不能充分利用地址线的全部组合。 9. **题目**: 8086/8088 CPU 提供了接受外部中断请求信号的引脚是_NMI_ 和 _INTR。 - **解析**: 8086/8088 CPU 提供了两个中断请求引脚：非屏蔽中断请求引脚NMI和可屏蔽中断请求引脚INTR。 10. **题目**: 设 DS=1000H，ES=2000H，SS=3000H，SI=0010H，DI=0050H，BX=0100H，BP=0200H， 数据段中变量名为 NUM 的偏移地址值为 0030H，写出下列指令源操作数字段的寻址方式和物理地址值： - MOV AX，ES:[BX] 寻址方式___寄存器间接寻址__，物理地址__20100H____。 - MOVAX，NUM[BP][SI] 寻址方式__相对基址加变址寻址_，物理地址__30240H____。 - **解析**: 对于`MOV AX, ES:[BX]`指令，寻址方式为寄存器间接寻址，物理地址计算为\(ES * 10H + BX = 2000H * 10H + 0100H = 20100H\)。对于`MOV AX, NUM[BP][SI]`指令，寻址方式为相对基址加变址寻址，物理地址计算为\(SS * 10H + BP + SI + NUM = 3000H * 10H + 0200H + 0010H + 0030H = 30240H\)。 #### 三、简答题解析 1. **题目**: I/O 端口的编址方式有哪两种？简述各自的优缺点。 - **解析**: I/O端口的编址方式主要有两种：独立编址和存储器映射编址。 - **独立编址**: - **优点**: - I/O端口地址空间独立于存储器地址空间，地址码较短，译码电路简单。 - 存储器指令与I/O指令不同，程序更清晰易懂。 - **缺点**: - 需要专门的I/O指令集，增加了指令系统的复杂性。 - **存储器映射编址**: - **优点**: - 可以使用通用的存储器访问指令对I/O端口进行操作，简化了编程。 - 由于I/O端口地址空间与存储器共享，便于实现大容量高速缓冲存储器。 - **缺点**: - I/O端口地址空间可能与存储器地址空间冲突。 - 地址译码电路相对复杂。