STM32F429/439参考手册资源-CSDN文库

STM32F439

5星 · 超过95%的资源需积分: 43 186 浏览量 2013-08-23 13:02:50 上传评论 2 收藏 16.28MB PDF 举报

资源推荐

资源详情

资源评论

1 March 2013 Doc ID 023192 Rev 0.2 1/1684

Information classified Confidential - Do not copy (See last page for obligations)

Confidential

RAFT

RM0329

Reference manual

STM32F40xxx, STM32F41xxx, STM32F42xxx, STM32F43xxx

advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32F405xx/07xx, STM32F415xx/17xx, STM32F42xxx and

STM32F43xxx microcontroller memory and peripherals.

The STM32F405xx/07xx, STM32F415xx/17xx, STM32F42xxx and STM32F43xxx constitute

a family of microcontrollers with different memory sizes, packages and peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

databriefs.

For information on the ARM Cortex™-M4F core, please refer to the Cortex™-M4F Technical

Reference Manual.

Related documents

Available from STMicroelectronics web site (http://www.st.com):

■

STM32F40x and STM32F41x datasheets

■

STM32F42x and STM32F43x databriefs

■ For information on the ARM Cortex™-M4 core with FPU, refer to the STM32F3xx/F4xxx

Cortex™-M4 programming manual (PM0214).

Table 1. Applicable products

Product family Part numbers and product categories

Microcontrollers

STM32F405xx, STM32F407xx, STM32F415xx, STM32F417xx,

STM32F427xx, STM32F437xx, STM32F429xx and

STM32F439xx.

www.st.com

RAFT

RM0329 Contents

Information classified Confidential - Do not copy (See last page for obligations)

Confidential

Doc ID 023192 Rev 0.2 2/1684

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

2.1.1 S0: I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.2 S1: D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.3 S2: S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.4 S3, S4: DMA memory bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2.1.5 S5: DMA peripheral bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.6 S6: Ethernet DMA bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.7 S7: USB OTG HS DMA bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.8 S8: LCD-TFT controller DMA bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.9 S9: DMA2D bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.10 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.11 AHB/APB bridges (APB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.3 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.3.1 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.3.2 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.3.3 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.4 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3 Embedded Flash memory interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.3 Embedded Flash memory in

STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . . . . . . 73

3.4 Embedded Flash memory in STM32F42xxx and STM32F43xxx . . . . . . . 75

3.5 Read interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.5.1 Relation between CPU clock frequency and Flash memory read time . 79

RAFT

Contents RM0329

3/1684 Doc ID 023192 Rev 0.2

Information classified Confidential - Do not copy (See last page for obligations)

Confidential

3.5.2 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 81

3.6 Erase and program operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

3.6.1 Unlocking the Flash control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

3.6.2 Program/erase parallelism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

3.6.3 Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

3.6.4 Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

3.6.5 Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.6.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

3.7 Option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

3.7.1 Description of user option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

3.7.2 Programming user option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

3.7.3 Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

3.7.4 Write protections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

3.7.5 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . . 94

3.8 One-time programmable bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

3.9 Flash interface registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

3.9.1 Flash access control register (FLASH_ACR)

for STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . . 96

3.9.2 Flash access control register (FLASH_ACR)

for STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . . 97

3.9.3 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

3.9.4 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . . 99

3.9.5 Flash status register (FLASH_SR) for

STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . . . . 100

3.9.6 Flash status register (FLASH_SR) for

STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

3.9.7 Flash control register (FLASH_CR) for

STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . . . . 103

3.9.8 Flash control register (FLASH_CR) for

STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

3.9.9 Flash option control register (FLASH_OPTCR) for

STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . . . . 106

3.9.10 Flash option control register (FLASH_OPTCR)

for STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . 107

3.9.11 Flash option control register (FLASH_OPTCR1)

for STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . 109

3.9.12 Flash interface register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

4 CRC calculation unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

RAFT

RM0329 Contents

Information classified Confidential - Do not copy (See last page for obligations)

Confidential

Doc ID 023192 Rev 0.2 4/1684

4.1 CRC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

4.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

4.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

4.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

4.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

4.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . 113

4.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

4.4.4 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

5 Power controller (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.1.1 Independent A/D converter supply and reference voltage . . . . . . . . . . 116

5.1.2 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

5.1.3 Voltage regulator for STM32F405xx/07xx and STM32F415xx/17xx . . 119

5.1.4 Voltage regulator for STM32F42xxx and STM32F43xxx . . . . . . . . . . . 120

5.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

5.2.1 Power-on reset (POR)/power-down reset (PDR) . . . . . . . . . . . . . . . . . 123

5.2.2 Brownout reset (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

5.2.3 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 124

5.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

5.3.1 Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.3.2 Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.3.3 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

5.3.4 Stop mode (STM32F405xx/07xx and STM32F415xx/17xx) . . . . . . . . 128

5.3.5 Stop mode (STM32F42xxx and STM32F43xxx) . . . . . . . . . . . . . . . . . 130

5.3.6 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.3.7 Programming the RTC alternate functions to wake up the device from

the Stop and Standby modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

5.4 Power control registers (STM32F405xx/07xx and STM32F415xx/17xx) 137

5.4.1 PWR power control register (PWR_CR)

for STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . 137

5.4.2 PWR power control/status register (PWR_CSR)

for STM32F405xx/07xx and STM32F415xx/17xx . . . . . . . . . . . . . . . . 138

5.5 Power control registers (STM32F42xxx and STM32F43xxx) . . . . . . . . . 140

5.5.1 PWR power control register (PWR_CR)

for STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.5.2 PWR power control/status register (PWR_CSR)

for STM32F42xxx and STM32F43xxx . . . . . . . . . . . . . . . . . . . . . . . . . 142

RAFT

Contents RM0329

5/1684 Doc ID 023192 Rev 0.2

Information classified Confidential - Do not copy (See last page for obligations)

Confidential

5.6 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6 Reset and clock control for

STM32F405xx/07xx and STM32F415xx/17xx(RCC) . . . . . . . . . . . . . . 145

6.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1.1 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1.2 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

6.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

6.2.2 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

6.2.3 PLL configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.2.6 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.2.7 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.2.8 RTC/AWU clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6.2.9 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6.2.10 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

6.2.11 Internal/external clock measurement using TIM5/TIM11 . . . . . . . . . . . 154

6.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

6.3.1 RCC clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 156

6.3.2 RCC PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . 158

6.3.3 RCC clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . 160

6.3.4 RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 162

6.3.5 RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 165

6.3.6 RCC AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . 167

6.3.7 RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 168

6.3.8 RCC APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . 168

6.3.9 RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 171

6.3.10 RCC AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . 173

6.3.11 RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 175

6.3.12 RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 176

6.3.13 RCC APB1 peripheral clock enable register

(RCC_APB1ENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

6.3.14 RCC APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . 180

6.3.15 RCC APB2 peripheral clock enable register(RCC_APB2ENR) . . . . . . 182

剩余1683页未读，继续阅读

评论收藏

内容反馈

jumpdc12v

2014-04-22

对我们做底层的帮助太大了，而且是官方的资料
雾之恋1991

2014-02-20

官网上的比较难找，这个挺好的
wangchao90

2013-09-17

很难找，官方资料
店小二_11

2014-04-14

大赞，最齐全的STM32F4xx手册
sjtit

2013-12-20

好古老的文件。墙裂建议到官网下载最新的reference manual 如果找不到可以顺着这个地址，我刚刚找到的：http://www.st.com/web/en/resource/technical/document/reference_manual/DM00031020.pdf