STM32F4系列芯片中文学习资料
需积分: 25 34 浏览量
2018-03-07
09:01:17
上传
评论 2
收藏 1.37MB DOCX 举报
2 存储器和总线架构
64 KB CCM（内核耦合存储器）数据 RAM 不属于总线矩阵，只能通过 CPU 对其进行访问。
对 APB 寄存器执行 16 位或 8 位访问时，该访问将转换为 32 位访问：总线桥将 16 位或 8 位
数据复制后提供给 32 位向量。
存储器组织结构
程序存储器、数据存储器、寄存器和 I/O 端口排列在同一个顺序的 4 GB 地址空间内。
各字节按小端格式在存储器中编码。字中编号最低的字节被视为该字的最低有效字节，而编号
最高的字节被视为最高有效字节。
嵌入式 SRAM
STM32F405xx/07xx 和 STM32F415xx/17xx 带有 4 KB 备份 SRAM（请参见第 5.1.2 节：电
池备份域）和 192 KB 系统 SRAM
系统 SRAM 分为三个块：
● 映射在地址 0x2000 0000 的 112 KB 和 16 KB 块
● 映 射 在 地 址 0x2002 0000 的 64 KB 块 ， （ 适 用 于 STM32F42xxx 和
STM32F43xxx）。。AHB 主总线支持并发 SRAM 访问（通过以太网或 USB OTG HS）：例
如，当 CPU 对 112 KB 或 64 KB SRAM 进行读/写操作时，以太网 MAC 可以同时对 16 KB
SRAM 进行读/写操作。
● 在地址 0x1000 0000 映射的 64 KB 块，只能供 CPU 通过数据总线访问。
位段
Cortex™-M4F 存储器映射包括两个位段区域。这些区域将存储器别名区域中的每个字映射 到
存储器位段区域中的相应位。在别名区域写入字时，相当于对位段区域的目标位执行读-修改-
剩余29页未读，继续阅读
资源评论
