没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
UART的VHDL描述
UART的VHDL描述
UART
5星
· 超过95%的资源
需积分: 9
9 下载量
29 浏览量
2010-11-01
20:47:46
上传
评论
收藏
45KB
DOC
举报
温馨提示
立即下载
UART的VHDL描述!仿真结果正确。通过硬件测试。
资源推荐
资源评论
UART的VHDL实现
浏览:116
50MHz时钟分频 波特率115200Hz UART接收和发送 ISE仿真测试、附图
标准UART的VHDL实现
浏览:106
用VHDL实现串口通信,包括发送和接收端。
UART_RAM_VHDL
浏览:34
UART RAM VHDL Modelsim仿真工程 QuartusII工程
UART全套VHDL
浏览:181
UART的全套VHDL语言 包含了接收发送程序,已测试过
UART VHDL编写.rar
浏览:144
该资源是基于VHDL的串口 uart程序的编写,可直接使用,程序包括发送模块,接收模块,波特率发生模块,顶层模块。
uart.rar_UART VHDL_uart可调
浏览:29
一个基于硬件描述语言的uart核 该软核灵巧方便,占用资源小 波特率可调
uart.rar_UART VHDL_fpga uart_fpga uart xilinx_uart fpga xilinx_
浏览:150
介绍了通用异步收发器(UART)的原理,并以可编程逻辑器件FPGA为核心控制部件,基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试,该设计完全达到了设计要求...
Uart.rar_uart_vhdl uart
浏览:134
Uart总线,VHDL语言,硬件描述语言源码
经典UART串行通信VHDL程序
浏览:29
UART的VHDL语言描述源代码,包含波特率发生器、接收器和发送器
uart.rar_UART VHDL
浏览:129
this is a verilog code about serial transmit receive.
UART.zip_UART VHDL
浏览:21
用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M,波特率19200.
UART:VHDL中的简单UART实现
浏览:141
串口VHDL中的简单UART实现描述非常简单,无缓冲的8位数据位,0位奇偶校验,1位停止位串行通信通道的实现。 通过分别设置I_clk_baud_count,应该能够在任何波特率下(有一定程度的错误): For a 50MHz I_clk: I_clk_...
UART.rar_uart校验_奇偶校验 vhdl
浏览:13
5星 · 资源好评率100%
通用UART串口的VHDL描述,可自行设定奇偶校验,波特率等参数
UART.rar_fpga uart_uart协议 代码_vhdl uart fpga
浏览:124
UART通信协议的硬件描述语言代码,用与FPGA的总线接口开发
UART.zip_vhdl
浏览:63
本代码用verilog语言配合sopc和nios实现了串口调试的目的。软件编程用C语言描述,只是比较简单的例子,适合初学者做了解用,本人亲自在EP2C8Q上实践。
基于FPGA_CPLD的通用异步通信接口UART的设计
浏览:90
3星 · 编辑精心推荐
UART(通用异步接收发送设备)是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。...器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发 环境下实现。
UART-VHDL+文档
浏览:201
非常全面的VHDL实现的UART通信,里面有两个参考程序,一个有详细的设计文档。
UART_VHDL.zip_VHDL实现uart
浏览:108
VHDL 实现 UART 全双工通讯,可以独立使能接收和发送,具有发送和接收完成标志位。
UART.rar_SPARTAN-3E_UART VHDL
浏览:175
这是VHDL编写的UART源码,测试成功,欢饮下载
UART.zip_UART VHDL_VHDL的串口实验
浏览:54
VHDL编写的FPGA串口与电脑通信..
UART-SPI-BRIDGE-VHDL
浏览:152
UART-SPI-桥接器-VHDL 命令字节发送8位数据“ MAALLLL”: where M is Mode : 0 for Write Mode, 1 for Read Mode AA is Address : 00 -> Slave 0, 01 -> Slave 1, 10 -> Slave 2, 11 -> Slave 3
vhdl基础实例源码50个合集.zip
浏览:85
5星 · 资源好评率100%
一个简单的UART.vhd 一个简单的状态机.vhd 三人表决器(三种不同的描述方式).txt 三态总线(注2).txt 伪随机数产生器.vhd 伪随机比特发生器.txt 使用列举类型的状态机.vhd 使用变量的状态机.txt 加法器描述.txt ...
异步通信起始位正确检测的VHDL实现
浏览:181
基于FPGA/CPLD的UART设计众多,本文分析了3倍频采样方法存在的不足,同时分析了16倍频采样对起始位检测的可靠性,并给出相关的VHDL硬件描述语言程序代码。
FPGA实现UART和MCU一体化设计
浏览:19
介绍了一种利用FPGA来实现通用串行异步收发器(UART)和控制通信的MCU的数字系统,底层设计模块采用VHDL硬件描述语言实现,并进行了仿真验证。该设计方法和理念为以后的计算机系统以及其他的数字电子系统提供了一个新的...
Kluwer.VHDL.Coding.Styles.and.Methodologies.2nd.2002
浏览:58
该书详细描述了VHDL设计的规范和标准(不是简单地介绍语法),很值得一看,一共470多页,英文高清版。目录如下: ----------------------------------------------------------- 1.0 VHDL OVERVIEW AND CONCEPTS 2.0...
经测试的FPGA串口通信VHDL程序1
浏览:185
2、熟悉 VHDL 硬件描述语言编程及其调试方法 3、学习用 FPGA 实现接口电路设计 1、UART 简介UART(Universal Asynchronou
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
songhao1596321
2014-06-02
找遍了UART方面的VHDL设计,才发现真正的中国良心,,,, txd5有一行注释和下一行的END if 挤到一块去了,这是唯一错误。。。
lhb19880309
粉丝: 0
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
cmake-cmake使用示例之生成动态库.zip
cmake-cmake使用示例之编译Flags.zip
数学建模-数学建模模型与算法实现之聚类算法.zip
SVID_20240615_051734_1.mp4
visual Basic 6.0 win32 API程序设计.TIF
39371_blackUnique.js
4_base.apk.1
Flower_SS 3.txt
Flower_SS.txt
xiaomi system upload
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功